专利名称：具有间歇加载的充电电容的开关电路的制作方法
技术领域：
本发明涉及一种开关电路。具体地，本发明涉及一种其开关动作时使电容放电的开关电路。
一般而言，开关电路使用一个开关将电路接通。当开关闭合时电路接通，开关打开时电路断开。这种开关的一个缺点是开关保持闭合状态时耗电。
希望有一种耗电量较少的开关电路。
因此，本发明提供一种开关电路，包括一个第一节点，用于接收一个第一电压；一个第二节点，用于提供一个输出；一个第三节点，用于接收一个第二电压；一个电容，耦合在所述第二节点与第三节点之间；用于对电容间歇充电的装置，以从所述第二节点提供一个第一输出电压；和，一个开关，连接在所述第一节点与第二节点之间，用于当打开时将所述第二节点与所述第一节点隔离，并且当关闭时使所述电容放电，以提供一个第二输出电压。
在一个实施例中，所述开关电路还包括一个与所述第二节点连接的缓冲器。
在另一个实施例中，所述开关电路还包括一个与所述第二节点连接的锁存器。
所述锁存器最好是一个施密特触发器(Schmitt trigger)锁存器。
所述用于对电容间歇充电的装置最好包括一个第二开关，用于根据一个控制信号将所述第二节点连接至一个电压源。
在一个最佳实施例中，所述控制信号是一个脉冲信号。
一个脉冲的持续时间最好基本上小于各脉冲之间的周期。
更为理想的情况是，脉冲的持续时间为其周期的1/500。
脉冲的持续时间最好约为一毫秒。
所述电压源最好是一个正电压，并且所述第一和第二电压最好接地。
在一个实施例中，所述电容包括杂散电容。
所述开关电路最好包括一个电容器，用于形成所述电容的至少一部分。
可以预见，在本发明中，当第一开关打开时，只有当电容充电时才耗电。电容一旦充过电且第一开关打开时，电容器提取的电流可以忽略不计，耗电量也可以忽略不计。第一开关闭合时，第二节点的电压迅速放电。然后，当第二开关闭合时，第二节点的电压以随着电容的间歇充电的方式逐步增加。第二节点的电压取决于用于对电容间歇充电的装置提供的总电荷和电容的电容值。
下面参看附图仅以举例的方式说明本发明的一个最佳实施例。附图中，
图1是根据本发明的一个最佳实施例的开关电路的示意图；图2是图1的开关电路中的反跳电路的示意图；图3是与图1的开关电路配用的一个时钟发生器的示意图；图4示例说明从图3的时钟发生器输出的脉冲信号；图5示例说明向图3的时钟发生器输入的信号。
开关电路500包括一个开关501，该开关包括第一和第二端子，和一个机构，该机构具有一个其中第一端子连接至第二端子的第一结构、和一个其中第一和第二端子彼此电隔离的第二种结构。开关501的第一端子接地，开关501的第二端子连接至一个输入节点502。一个电容506处在输入节点502与地之间。此电容可以是输入节点502与地之间的杂散电容，或者是一个连接在输入节点502与地之间的电容器。开关电路500包括一个P沟道FET(场效应晶体管)508，其源极连接至一个正电压VDD，其漏极连接至输入节点502。开关电路500还包括一个施密特触发器510。输入节点502连接至施密特触发器510的输入端，施密特触发器510的输出端产生一个输出信号105。输出信号105提供给受一个复位信号1301和一个F反跳信号403控制的反跳电路602。P沟道FET508的栅极接收来自一个时钟信号发生器40的一个脉冲信号603。脉冲信号603的波形如图4所示。通常，脉冲信号603是高的，并且以1kHz频率的定期间隔发出低的脉冲。脉冲的持续时间从1.5至3微秒，这相当于大约1/500的占空因数当脉冲信号603高时，P沟道晶体管508截止。当脉冲信号603发出低脉冲时，晶体管508瞬间导通并且使电容器506充电。当第一开关501闭合且输入节点502接地时，电容器506迅速放电。电容器506的放电使施密特触发器510的输出状态改变状态，从而使输出信号105变高。当第一开关501打开时，电容器506经晶体管508充电，输入节点502的电压上升。该上升的电压在通过一个阈值时使施密特触发器510恢复低值。输入节点502的电压取决于晶体管508提供的电流和电容506的电容值。通过选择电容506和/或晶体管508的大小，可以控制开关501的打开与输出信号105的变化之间的等待时间。采用脉冲信号控制P沟道晶体管508起减少耗电量的作用。
图2更详细地示出反跳电路。反跳电路接收有待反跳的信号105、复位信号1301和F反跳信号403，F反跳信号是一个频率约为1kHz的规则方波时钟信号。待反跳的信号105提供给一个第一D触发器606的输入端。第一触发器606的非反相输出作为输入提供给一个第二D触发器608，并作为一个第一输入提供给一个第一三输入端与非门612。第一触发器606的反相输出提供给一个第二三输入端与非门614。第二触发器608的非反相输出作为输入提供给一个第三D触发器610，且作为第二输入提供给第一三输入端与非门612。第二触发器608的反相输出提供给第二三输入端与非门614的第二输入端。第三触发器610的非反相输出作为第三输入提供给第一三输入端与非门612。第三触发器610的反相输出提供给第二三输入端与非门614的第三输入端。第一和第二与非门612、614的输出作为输入提供给一个SR触发器616，该SR触发器的输出是反跳过的信号。各触发器若经确定，由复位信号1301复位各D触发器由F反跳信号403提供时钟信号。因此，例如如果输入信号105已由低转变到高态，并且在F反跳信号403的三个时钟周期期间保持处于高态，则反跳过的信号105’也从低转变到高态。如果输入信号变低，反跳过的信号105’变低或保持低态。
参看图3，振荡器的一个输出信号作为一个输入信号201提供给一个时钟发生器400。时钟发生器400产生脉冲信号603和F反跳信号403。图3中示出输入信号201。脉冲信号603和F反跳信号403的频率约为1kHz。然而，脉冲信号603通常是高的，但在各周期内发出几微秒的低的脉冲，而F反跳信号403则是一个规则对称信号，有一半时间处于高态，一半时间处于低态。
参看图3，时钟发生器400具有一个反相器410，用于将输入信号201反相以产生一个反相信号411。接着，反相信号411提供给一个五分频器线性系列420的第一个。各分频器420的输出在其输入的上升沿从一种状态变成另一种状态。各分频器接收一个时钟信号并产生一个规则方波时钟信号，以输入信号的一半频率作为该线性系列中的下一个分频器的输入。F反跳信号403从第五分频器的输出端提取。反相信号411、第一分频器420的输出和第二分频器420的输出在一个或非门430中组合，以产生一个信号413。来自第三、第四和第五分频器420的输出分别提供给或非门430的输入端，该或非门产生一个信号415。信号413和415输入至一个与非门432，以产生脉冲信号603。
最后，可以明白，本发明是以其最佳实施例而说明的，在不脱离所附权利要求书范围的前提下可以作各种不同的修改。
权利要求
1．一种开关电路，包括一个第一节点，用于接收一个第一电压；一个第二节点502，用于提供一个输出；一个第三节点，用于接收一个第二电压；一个电容506，耦合在所述第二节点502与第三节点之间；用于对电容506间歇充电的装置，以从所述第二节点502提供一个第一输出电压；和一个开关501，连接在所述第一节点与第二节点502之间，用于当打开时将所述第二节点502与所述第一节点隔离，并且当关闭时使所述电容506放电，以提供一个第二输出电压。
2．如权利要求1所述的开关电路，其特征在于，它还包括一个与所述第二节点502连接的缓冲器510。
3．如权利要求1所述的开关电路，其特征在于，它还包括一个与所述第二节点502连接的锁存器510。
4．如权利要求3所述的开关电路，其特征在于，所述锁存器510是一个施密特触发器锁存器。
5．如权利要求1至4的其中任一所述的开关电路，其特征在于，所述用于对电容506间歇充电的装置包括一个第二开关508，用于根据一个控制信号603将所述第二节点502连接至一个电压源VDD。
6．如权利要求5所述的开关电路，其特征在于，所述控制信号603是一个脉冲信号。
7．如权利要求6所述的开关电路，其特征在于，一个脉冲的持续时间基本上小于各脉冲之间的周期。
8．如权利要求7所述的开关电路，其特征在于，所述脉冲的持续时间为其周期的1/500。
9．如权利要求5至8的其中任一述的开关电路，其特征在于，所述脉冲的持续时间最好约为一毫秒。
10．如权利要求5所述的开关电路，其特征在于，所述电压源VDD是一个正电压，并且所述第一和第二电压最好接地。
11．如权利要求1至10的其中任一所述的开关电路，其特征在于，所述电容506包括杂散电容。
12．如权利要求1至11的其中任一所述的开关电路，其特征在于，它包括一个电容器，用于形成所述电容506的至少一部分。
全文摘要
一种开关电路,包括:一个第一节点,用于接收一个第一电压;一个第二节点(502),用于提供一个输出;一个第三节点,用于接收一个第二电压;一个电容(506),耦合在所述第二节点(502)与第三节点之间;用于对电容(506)间歇充电的装置。以从所述第二节点(502)提供一个第一输出电压;和;一个开关(501),连接在所述第一节点与第二节点(502)之间,用于当打开时将所述第二节点(502)与所述第一节点隔离,并且当关闭时使所述电容(506)放电,以提供一个第二输出电压。
文档编号H03K17/687GK1296667SQ9980452
公开日2001年5月23日 申请日期1999年3月30日 优先权日1998年3月30日
发明者S·特奥巴尔德 申请人:阿斯特拉曾尼卡有限公司