专利名称：用于数字信号量化和滤除量化噪声的电路布置的制作方法
技术领域：
本发明涉及一种用于数字信号量化和滤除量化噪声的电路布置，该电路布置具有多个串联的带有量化器的数字控制环，并且对串联电路的第一控制环馈送数字信号，所述数字信号具有为m比特的第一字长，每个量化器的量化误差信号被滤出并反馈至相应的数字控制环，并且每个量化器的量化误差信号被馈送给一后置的数字控制环。
根据∑-Δ方法工作的过取样数/模转换器具有一用于提高取样速率的插入滤波器、一个用于量化和滤出量化噪声的后置的电路布置(噪声-形成环)和一个具有短输入字长的数/模转换器。
US5,369,403披露了一种量化误差很小的∑-Δ数/模转换器，该数/模转换器具有用于量化的第一和第二数字控制环。第二数字控制环对第一数字控制环的量化误差进行处理。由第一和第二数/模转换器将第一和第二数字控制环的量化的输出信号分别转换成第一和第二模拟信号。以模拟的方式滤出第二模拟信号并与第一模拟信号相加，所述第一模拟信号的的量化误差很小。对第二信号的复杂的模拟滤波和在模拟相加时的误差限制了被转换的模拟信号的线性，上述都是该处理方式的缺点。
基于上述问题，本发明的目的在于提出一种数字信号量化和滤除量化噪声的电路布置，该电路布置采用全数字手段并产生低量化噪声的数字输出信号。
实现该目的的技术方案如下一种用于对数字信号量化和滤除量化噪声的电路布置，其中第一数字控制环的量化的输出信号与为u比特的第三字长适应，第三字长短于第一字长；并且除第一数字控制环的量化输出信号之外，串联电路的数字控制环的量化的输出信号被一个数字滤波器分别滤出并在一加法器中与串联电路的第一数字控制环的量化的输出信号相加，以便消除量化误差，所述加法器的输出信号具有为n比特的第二字长并且同时是电路布置的量化的输出信号。
本发明涉及一种对数字信号量化和滤除量化噪声的电路布置。该电路布置具有多个串联的带有量化器的数字控制环。对串联电路中的第一控制环馈送数字信号，所述数字信号具有为m比特的第一字长。每个量化器的量化误差信号被滤出并反馈至相应的数字控制环。并且每个量化器的量化误差信号被馈送给一后置的数字控制环。第一数字控制环的量化的输出信号与为u比特的第三字长适应，第三字长短于第一字长。除第一数字控制环的量化输出信号之外，串联电路的数字控制环的量化的输出信号被一个数字滤波器分别滤出并在一加法器中与串联电路中的第一数字控制环的量化的输出信号相加，以便消除量化误差，所述加法器的输出信号具有为n比特的第二字长并且是电路布置的量化的输出信号。应用数字手段有益地减小了由于量化误差导致的量化噪声。对完全应用数字手段实现的进一步的优点是，所述数字手段实现了仅由计算电路的字长限定的精度。另外，应用的数字手段比模拟手段简单，尤其可以将电路布置集成在一单片器件上。
通过对除第一数字控制环以外的每个数字控制环的输出信号的数字滤波和每个数字控制环的输出信号的相加，可消除相应的前置的数字控制环的量化误差。由于后面再没有用于消除量化误差的任何其它的数字控制环，因而串联电路的最后的数字控制环的量化误差仍保留。本发明在此情况时的优点是，该电路布置用非常小的量化误差可以实现甚至对基本信号的低取样的信号的量化。在此情况下，不管显然是建立在低取样速率的取样信号谱如何，都可以有效地从取样信号的原始有效信号谱中滤除掉由量化误差产生的噪声谱。
在一优选实施例中，每个数字滤波器具有一个高通滤波器。对由串联电路的最后的数字控制环路的量化误差造成的噪声谱宜以低频进行衰减并且对在低频率上的有效信号的频谱分量造成的干扰很小。
在一特别优选的实施例中，每个数字滤波器具有两个一阶的串联的微分器。采用数字方式实现的每个数字滤波器的简单的设计是非常有益的。为实现此设计仅需要两个减法器和两个延时件。
在一优选的实施例中，量化器通过采用对输入信号的低阶比特进行截止的方式对输入信号进行量化。截止低阶比特的方法有益的是为电路仅需付出很小的代价。
在另一优选实施例中，量化器替代截止采用舍入方式对输入信号进行量化。就电路而言，该方法势必比采用截止的方式量化的方法复杂，但作为回报精度较高。
每个数字控制环优选具有一个前置于量化器的限幅器、一个用于滤除量化误差信号的滤波器结构和一个用于将输入信号与滤出的量化误差信号相加的加法器。在此情况时，该限幅器用于避免由后置的电路结构规定的量值范围的过冲。
对每个数字控制环特别优选的是，最好是二阶的，以避免稳定问题的出现。高于二阶的阶则需要采取改善稳定性的措施，此点势必导致将增大用于实现数字控制环的电路的代价。
下面将对照实施例并结合附图对本发明的进一步的优点、特征和应用举例加以说明。图中示出
图1为本发明的用于对数字信号量化和滤除量化噪声的电路布置的第一实施例；图2为本发明的用于对数字信号量化和滤除量化噪声的电路布置的第二实施例；图3为本发明的用于对数字信号量化和滤除量化噪声的电路布置的第三实施例；和图4为没有噪声-形成环和具有一阶和二阶的噪声-形成环的量化噪声谱。
如图1所示，具有为m比特的第一字长的数字输入信号输入被馈送给第一乘法器5。第一乘法器5用一个小于1的常数k与输入信号输入相乘，并且例如该乘法器为实现此目的可以设计成一个移位寄存器。通过用常数k相乘可缩小输入信号输入的量值范围，以避免溢出进入后置电路。第一乘法器5的输出信号被馈送给第一数字控制环1。
第一数字控制环具有第一加法器10，该加法器用于将反馈信号与馈送给第一数字控制环1的信号相加。加法器10的输出端与第一限幅器或饱和器11连接，后者用于将馈送的信号的量值范围与为(m+s)比特的字长适配。在第一限幅器或饱和器11的后面顺序连接有第一量化器12，该量化器将第一输入信号分离成具有高阶(m+s-x)比特的第一量化信号8，和具有输入信号的低阶x比特的第一量化误差信号71。而且还可以用舍入取代截止进行量化。将第一量化误差信号71滤出并反馈给第一加法器10。为实现滤波的目的，反馈电路具有一第一延时件13、一后置的第二延时件15和一并联的乘法器14，所述乘法器用常数k进行乘法运算并可设计成一个移位寄存器。在减法器16中第二延时件15的输出信号减去第二乘法器14的输出信号。
以低频率对在第一量化信号8中含有的量化噪声进行抑制并可以承受由于该反馈，即就频率而言加权的所述的量化误差的反馈的较高的频率。因此，也应用了噪声-形成环。出于稳定的原因，第一数字控制环的阶不得大于二，此点是通过在该反馈电路中的两个延时件保证的。所以第一数字控制环是二阶的噪声-形成环。
第一量化信号8被馈送给第三乘法器6，该乘法器将为(m+s-x)比特的第一量化信号8的字长与为u比特的第三字长适配，为u比特的第三字长小于为m比特的第一字长。例如为实现此目的可以将第三乘法器6设计成简单的移位寄存器。
第一量化误差信号71被馈送给第二控制环2。
第二控制环2被设计成一个一阶噪声-形成环并具有用于实现此目的的第二加法器20，该加法器用于将作为输入信号的第一量化误差信号71与第二滤出的量化误差信号72相加，所述量化误差信号的字长为y比特。为实现字长与(x+r)比特的适应，第二加法器20的输出信号被馈送给第二限幅器或饱和器21，并馈送给后置于第二限幅器或饱和器21的第二量化器22。第二量化器22将馈送的信号分离成具有高阶(x+r-y)比特的的第二量化信号9和馈送的信号的具有低阶y比特的第二量化误差信号。为进行滤波，第二量化误差信号72被馈送给第三延时件23，所述延时件的输出信号被依次馈送给第二加法器20。
这时具有的字长为(x+r-y)比特的第二量化信号9被馈送给数字滤波器3。数字滤波器3具有一个第一和第二串联的一阶的微分器。第一和第二微分器分别具有一第四延时件30和第五延时件32和第二减法器31和第三减法器33。数字滤波器3的转移函数与高通转移函数相符。
在第二加法器4中，数字滤波器3的输出信号与第三乘法器6的输出信号相加，形成具有为n比特的第二字长的电路布置的输出信号输出，该字长小于为m比特的第一字长。
通过在数字滤波器3中的滤波消除在第一数字控制环1中产生的量化误差。仅第二数字控制环2的量化误差被保留下来。
图2示出根据本发明的用于数字信号量化和噪声误差滤波的电路布置的实施例举例，其中输入各信号的字长。采用对图1中的元器件所用的相同的附图标记表示图2中的元器件。与图1中所示的电路相比，在图2中没有第一限幅器和第二限幅器或饱和器11和21，如果由单个元器件规定的量值范围没有过冲的话，则可以省去第一和第二限幅器或饱和器。
另外，很明显由于第二减法器31的规定的量值范围没有过冲，所以不需要第二减法器31的转移信号。这同样也适用于第二加法器。
图3示出根据本发明的用于数字信号量化和噪声误差滤波的电路布置的实施例举例，具有一第一数字控制环1，该数字控制环与图2所示的数字控制环相同；和一第二数字控制环50，该数字控制环与第一数字控制环1的设计相同。因此有两个二阶的噪声-形成环串联在一起，从而整个形成一四阶的噪声-形成环。
第二数字控制环50具有一个加法器51、一个后置于加法器的量化器52和反馈电路。与第一数字控制环1中的反馈电路相同，反馈电路具有一第一延时件53、一后置于第一延时件53的第二延时件55和与前者并联的乘法器54。第二延时件55和乘法器54的输出信号被馈送给减法器56，减法器的输出信号被馈送给加法器51，以便实现将该输出信号与第二数字控制环的输入信号的相加。
(与第一和第二实施例的第二数字控制环2的设计相比)第二数字控制环50的设计较为复杂，该设计与等于第一和第二实施例的电路布置的信躁比的量化输出信号的信躁比相配合，可以实现对有待量化的信号的较低的取样速率。
在所需的信躁比为94分贝、用于数字信号量化和量化噪声滤波的电路布置的16比特的输入信号和7比特输出信号的情况下，可以将取样速率由12次过取样减少到8次过取样。
图4示出量化器的量化噪声谱，其中量化器没有噪声-形成环和具有一阶和二阶的噪声-形成环。由此可以看出，虽然噪声形成略增大了总噪声功率，通过与没有噪声形成的简单的量化器的比较，可以看出，在低频率时噪声功率较低。后置于用于将量化的信号转换成模拟信号的数/模转换器的低通滤波器具有陡滤波特性，以便对量化噪声的高频噪声分量进行衰减。
权利要求
1．一种用于数字信号量化和滤除量化噪声的电路布置，该电路布置具有多个串联的带有量化器(12、22)的数字控制环(1、2)，并且数字信号被馈送给串联的第一控制环(1)，所述数字信号具有为m比特的第一字长，每个量化器的量化误差信号(71、72)被滤出并反馈至相应的数字控制环(1、2)，并且每个量化器(12、22)的量化误差信号(71、72)被馈送给一后置的数字控制环，其特征在于，-第一数字控制环(1)的量化的输出信号(8)与为u比特的第三字长适应，第三字长短于第一字长；并且-除第一数字控制环(1)的量化输出信号(8)外的串联的数字控制环(2)的量化的输出信号(9)被由一个数字滤波器(3)分别滤出并在一加法器(4)中与串联的第一数字控制环(1)的量化的输出信号(8)相加，以便消除量化误差，所述加法器的输出信号具有为n比特的第二字长并且是电路布置的量化的输出信号。
2．按照权利要求1所述的电路布置，其特征在于，每个数字滤波器(3)具有一高通滤波器。
3．按照上述权利要求中任一项所述的电路布置，其特征在于，每个数字滤波器(3)具有两个一阶(30-33)的串联的微分器。
4．按照上述权利要求中任一项所述的电路布置，其特征在于，每个量化器(12、22)采取截断低阶比特的方式对输入信号进行量化。
5．按照权利要求1至3中任一项所述的电路布置，其特征在于，每个量化器(12、22)采取舍入方式对输入信号进行量化。
6．按照上述权利要求中任一项所述的电路布置，其特征在于，每个数字控制环(1、2)具有一前置于量化器(12、22)的限幅器(11、21)、一个用于滤出量化误差信号(71、72)的滤波器结构(13-16、23)，和一个加法器(10、20)，该加法器用于将输入信号与滤出的量化误差信号相加。
7．按照上述权利要求中任一项所述的电路布置，其特征在于，每个数字控制环(1、2)至多是二阶的，以避免稳定问题的出现。
全文摘要
本发明涉及一种用于数字信号量化和滤除量化噪声的电路布置,所述电路布置具有多个串联的带有量化器的数字控制环和量化器。数字信号被馈送给串联的第一控制环,所述数字信号具有为m比特的第一字长。每个量化器的量化误差信号被滤出并反馈至相应的数字控制环。接着每个量化器的量化误差信号被馈送给一后置的数字控制环。第一数字控制环的量化输出信号与为u比特的第三字长相适应,第三字长短于第一字长。除第一数字控制环的量化输出信号外的串联的数字控制环的量化的输出信号被一个数字滤波器分别滤出。在一加法器中所述量化输出信号与串联的第一数字控制环的量化的输出信号相加,以便消除量化误差。加法器的输出信号具有为n比特的第二字长并且是电路布置的量化的输出信号。
文档编号H03H17/04GK1325565SQ99813126
公开日2001年12月5日 申请日期1999年11月15日 优先权日1998年11月20日
发明者耶尔格·豪普特曼, 彼得·佩斯勒, 迪特马尔·施特罗伊斯尼希 申请人:印芬龙科技股份有限公司