基于cmos实现的双极性高斯单周期脉冲产生电路及方法
【技术领域】
[0001]本发明涉及通信技术领域，尤其涉及一种基于CMOS实现的双极性高斯单周期脉冲产生电路及方法。
【背景技术】
[0002]随着美国联邦通信委员会(FCC)开放了 3.lGHz-10.6GHz频段范围的民用许可，超宽带(UWB)技术以其自身具有的短距离高速传输、大数据量、高安全性、高精度和低功耗等优点，为室内短距离通信从传统有线连接方式向无线连接方式的转变提供了新的技术手段，使得各个电子设备的使用更加灵活。因此，专门针对短距离超宽带无线通信系统及其关键技术方法的研宄逐步兴起，这其中又以宽频带范围上具备更高数据率和更高能量效率的脉冲超宽带(IR-UWB)技术的研宄最为引人关注，采用标准CMOS工艺实现的高性能、高能量效率的IR-UWB发射机已成为业界的追求目标。
[0003]在采用标准CMOS工艺实现的IR-UWB发射机中，脉冲产生器是发射机至关重要的一部分，它既是发射机功耗的主要来源，又直接影响着发射机的能量利用率、发射功率、发射距离等性能以及系统的复杂度。传统的IR-UWB发射机的多采用振荡器、锁相环或者延迟对准电路等的高频波形发生器作为脉冲产生器，通过对输出波形包络进行滤波、频谱混合或者多路脉冲合成方式对实现输出信号的整形，形成满足要求的脉冲波形。滤波方式中，高频波形发生器产生的输出信号耦合至脉冲成形滤波器中进行滤波处理，输出满足频谱约束要求的脉冲信号，该方法的优点在于电路结构简单，仅需要电容、电感和少量MOS晶体管即可实现，脉冲产生器中的主要寄生电容可以作为滤波电容的一部分，与电感一起组成滤波器，但是该方法的缺点在于滤波器功耗大，滤波器所采用的螺旋电感易受到工艺偏差的影响，无法满足高频滤波器对性能的苛刻要求，此外，螺旋电感所占芯片面积较大，增加了芯片设计和实现成本。频谱混合方式中，高频本地振荡器产生的本振信号与包络信号通过混频器进行混频得满足要求的脉冲波形，该种方式可实现二进制相移键控(BPSK) IR-UffB信号的产生与发射，但是该种方式的电路规模较大、结构复杂、实现难度较大，与其他两种方式相比，其电路功耗和电路所占面积都相对最大。多路脉冲合成方式中，通过延迟线将多路脉冲进行传播延迟，再进行多路脉冲合成产生满足要求的多周期脉冲，该种方法能量效率高、电路结构简单，但是，该种方法对脉冲对准的精确控制要求极高，尤其是在UWB频段脉冲信号变化快，使得脉冲精确对准控制电路和时序电路的设计难度大大增加。
【发明内容】
[0004]为了解决上述技术问题，本发明的目的是提供一种适合于CMOS工艺实现，能满足在生物医用植入式环境下对生物体内神经信号等生物电行为信号的记录与处理的一种基于CMOS实现的双极性高斯单周期脉冲产生电路及方法。
[0005]本发明所采用的技术方案是:
基于CMOS实现的双极性高斯单周期脉冲产生电路，包括窄脉冲产生单元、时钟信号极性翻转单元、直流电平消除单元、同步单元、合成单元和滤波整形单元，所述窄脉冲产生单元的输出端的窄脉冲信号输出连接至直流电平消除单元的窄脉冲信号输入端，所述时钟信号极性翻转单元的输出端的极性翻转时钟信号输出连接至直流电平消除单元的反相时钟信号输入端，所述直流电平消除单元的时钟信号输入端、窄脉冲产生单元的输入端和时钟信号极性翻转单元的输入端均接入时钟信号，所述直流电平消除单元输出的两路差分双极性方波单周期脉冲信号分别连接至同步单元的反相脉冲信号输入端和正相脉冲信号输入端，所述同步单元的基带信号输入端接入基带信号，所述同步单元的输出端的两路包含基带信息的差分双极性方波单周期脉冲信号分别连接至合成单元的第一输入端和合成单元的第二输入端，所述合成单元输出端的包含有基带信息的双极性方波单周期脉冲信号连接至滤波整形单元的输入端，所述滤波整形单元输出包含有基带信息的双极性高斯单周期脉冲信号。
[0006]作为所述的基于CMOS实现的双极性高斯单周期脉冲产生电路的进一步改进，所述窄脉冲产生单元包括分频电路、时钟延迟电路和异或门电路，所述分频电路的输入端接入时钟信号，所述分频电路的输出端的时钟分频信号分别输出连接至所述时钟延迟电路的输入端和异或门电路的第一输入端，所述时钟延迟电路的输出端的时钟延迟信号输出连接至异或门电路的第二输入端，所述异或门电路的输出端产生的窄脉冲信号连接至直流电平消除单元的窄脉冲信号输入端。
[0007]作为所述的基于CMOS实现的双极性高斯单周期脉冲产生电路的进一步改进，所述直流电平消除单元包括分压电路、窄脉冲极性翻转电路和电平消除电路，所述分压电路的窄脉冲信号输入端与窄脉冲产生单元的输出端连接，所述分压电路的第一输出端连接至电平消除电路的正相窄脉冲信号输入端，所述分压电路的第二输出端通过窄脉冲极性翻转电路进而连接至电平消除电路的反相窄脉冲信号输入端，所述电平消除电路的第一输出端连接至同步单元的反相脉冲信号输入端，所述电平消除电路的第二输出端连接至同步单元的正相脉冲信号输入端，所述时钟信号极性翻转单元的输出端连接至电平消除电路的反相时钟信号输入端，所述电平消除电路的时钟信号输入端接入时钟信号。
[0008]作为所述的基于CMOS实现的双极性高斯单周期脉冲产生电路的进一步改进，所述分压电路包括第一 NMOS晶体管、第二 NMOS晶体管、第一电阻和第二电阻，所述窄脉冲产生单元的输出端分别连接至第一 NMOS晶体管的栅极和第二 NMOS晶体管的栅极，所述第一NMOS晶体管的源极依次通过第一电阻和第二电阻进而与第二 NMOS晶体管的源极连接，所述第一电阻和第二电阻之间连接至地，所述第一 NMOS晶体管的漏极接入电源电压，所述第一 NMOS晶体管的源极连接至电平消除电路的正相窄脉冲信号输入端，所述第二 NMOS晶体管的漏极接入电源电压，所述第二 NMOS晶体管的源极连接至窄脉冲极性翻转单元的输入端。
[0009]作为所述的基于CMOS实现的双极性高斯单周期脉冲产生电路的进一步改进，所述电平消除电路包括第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第一 PMOS晶体管、第二 PMOS晶体管、第三PMOS晶体管、第三电阻、第四电阻、第五电阻和第六电阻，所述第三NMOS晶体管的漏极通过第三电阻与第三NMOS晶体管的栅极连接，所述第三匪OS晶体管的栅极与第五NMOS晶体管的源极连接，所述时钟信号极性翻转单元的输出端连接至第五NMOS晶体管的漏极，所述第五NMOS晶体管的栅极分别与第一 PMOS晶体管的栅极和分压电路的第一输出端连接，所述第三NMOS晶体管的源极分别与同步单元的反相脉冲信号输入端和第一 PMOS晶体管的源极连接，所述第一 PMOS晶体管的漏极通过第四电阻与第一PMOS晶体管的栅极连接，所述第二 PMOS晶体管的漏极通过第五电阻与第二 PMOS晶体管的栅极连接，所述第一 PMOS晶体管的漏极分别与第二 PMOS晶体管的漏极和地连接，所述第二PMOS晶体管的栅极分别与窄脉冲极性翻转电路的输出端和第三PMOS晶体管的栅极连接，所述第三PMOS晶体管的漏极接入时钟信号，所述第三PMOS晶体管的源极与第四NMOS晶体管的栅极连接，所述第二 PMOS晶体管的源极分别与同步单元的正相脉冲信号输入端和第四NMOS晶体管的源极连接，所述第四NMOS晶体管的漏极通过第六电阻与第四NMOS晶体管的栅极连接。
[0010]作为所述的基于CMOS实现的双极性高斯单周期脉冲产生电路的进一步改进，所述同步单元包括第一非门、第二非门、第一传输门和第二传输门，所述基带信号分别与第一传输门的第一控制端和第二传输门的第二控制端连接，所述基带信号通过第一非门连接至第一传输门的第二控制端，所述基带信号通过第二非门连接至第二传输门的第一控制端，所述直流电平