半导体装置以及使用该半导体装置的电流检测电路的制作方法
【技术领域】
[0001]本发明涉及一种具有主元件以及用于检测流过主元件的电流的感测元件的半导体装置，以及使用该半导体装置的电流检测电路。
【背景技术】
[0002]对于向负载提供电流的IGBT (Insulated Gate Bipolar Transistor，绝缘栅型双极晶体管)和 / 或 MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)等的功率半导体元件，为了向负载提供适量的电流而进行控制和/或对过电流进行保护动作，需要对该功率半导体元件中流过的电流进行检测。
[0003]因此，常常会使用具有向负载提供电流的发射极端子E和流过的电流与流过发射极端子的电流成比例的感测端子S的复合元件(图4是表示该电路的示意图)(例如，专利文献1、2、3)。其中，针对该复合元件，以IGBT为例进行说明，以下还同样以IGBT作为功率半导体元件为例，但本发明并不局限于IGBT，也能够应用于MOSFET等其他的功率半导体元件。
[0004]图4所示的复合元件10实际上具有图5所示的构成。S卩，由集电极端子C和栅极端子G被共用连接的主元件100和感测元件200构成。感测端子S相当于感测元件的发射极端子，有流过(主元件的)发射极端子E的电流的1/N(N > I)的电流流过。
[0005]图6表示图4、5所示的复合元件10在半导体基板300上的构成例。在图6中，单位元件20 (最小尺寸或者接近该尺寸的IGBT和/或MOSFET等)被规则地配置，其中一个构成感测元件200，而其他的NI个单位元件20构成主元件100。构成主元件100的各基本元件20的集电极端子、栅极端子、源极端子由未图示的配线相互连接。并且，如上所述，主元件100和感测元件200的栅极端子之间以及集电极端子之间也被连接。在此，基本上N=NI，但由于元件的端子的效果，两者也有可能不为完全等同的值。
[0006]并且，还可以为图6所示的构成以外的构成，将一个大的功率半导体元件分割为两个大小不同的区域，大的区域作为主元件100，小的区域作为感测元件200，分别在它们设有栅极端子、源极端子以及集电极端子(栅极端子以及集电极端子相互连接)。
[0007]对复合元件10进行控制以及保护动作的电路的基本构成的例子如图7所示。图7所示的电路具有复合元件10、电阻Rs (其电阻值也为Rs)、标准电压Vref、比较器30、以及控制电路40。50是复合元件10驱动的负载。流过感测端子S的电流通过电阻Rs转变为感测电压Vs = RsXIs、感测电压Ns被输入至比较器30的正相输入端子。并且比较器30的反相输入端子被输入标准电压Vref。比较器30对感测电压Vs和标准电压Vref进行比较，并将结果传达给控制电路40。控制电路40通常基于来自外部的指令控制复合元件10的导通和截止，但当从比较器30得到感测电压Vs比标准电压Vref大的信息时(当比较器30的输出为H(High)水平时)，则判断与电流Is成比例的主元件100的电流IE为过电流，控制复合元件10的栅极电压Vg以使复合元件10截止。
[0008]并且FWD是用于使与流过复合元件10的电流(正向电流)呈反方向的电流流通的二极管。因为复合元件10只能流通正向电流，所以几乎在所有的应用中都成套使用复合元件10和二极管FWD。并且，电源Vi (其电压也用Vi表示)与复合元件10的集电极端子C以及二极管FWD的阴极连接。
[0009]图8表示图7所示的复合元件10从截止变化到导通时的时序图。并且，用于说明图8所示的动作的复合元件10的等价电路与电阻Rs共同表示于图9。在图9中，Ciesl是由栅极电容等构成的主元件100的输入电容，Cies2是由栅极电容等构成的感测元件200的输入电容。
[0010]图8从上开始依次表示复合元件10的栅极电压Vg、集电极电流Ic和集电极电压Vc、以及感测电压Vs。图中的Vth是复合元件10的阈值电压。
[0011]在图8中，在时刻tlO，复合元件10的栅极电压Vg开始上升，当在时刻t20，当栅极电压Vg到达复合元件10的阈值电压Vth时，开始流过集电极电流Ic，与之相伴集电极电压Vc开始减少。
[0012]感测电压Ns在一次过冲之后，成为稳定态值。
[0013]现有技术文献
[0014]专利文献
[0015]专利文献1:日本特开平10-32476号公报
[0016]专利文献2:日本特开2010-246179号公报
[0017]专利文献3:日本特开2012-85407号公报
[0018]专利文献4:日本特开平7-240516号公报
【发明内容】
[0019]技术问题
[0020]基本来说集电极电流Ic和感测电压Vs具有相关关系(比例关系)，但栅极电压Vg上升时例外，已经明确了栅极电压Vg上升时感测电压Vs的过冲是与集电极电流Ic无关的感测元件200的固有现象。
[0021]因为感测电压Vs的过冲与集电极电流Ic无关，所以成为检测集电极电流Ic的阻碍因素。发明人判断感测电压Vs的过冲是在图9所示的输入电容Cies2和电阻Rs构成的微分电路上流过对应于栅极端子G的电压变化的电流而产生的。即，因为感测电压Vs的波形是在与集电极电流Ic成比例的原有的感测电压上重叠了由微分电路引起的过冲，即使图8所示的原有的感测电压Vs (图8的最后的稳定态值)比成为过电流的判断标准的标准电压Vref低，由于重叠了过冲的电压结果导致超过标准电压Vref，而错误判断为过电流。应予说明，在实际产品中，因为从成本观点考虑不太可能让元件具有很大的余力，所以原有的感测电压Vs接近标准电压Vref的情况并不罕见。
[0022]因为存在由于感测电压Vs的过冲而导致虽然不是过电流但被误判断为过电流的问题，现有技术采取了在栅极电压上升开始的一定时间，禁止检测过电流的方法。并且，在专利文献4中假定了一种与本发明不同的感测电压Vs的过冲产生机制，并通过使复合元件10中的感测元件200的导通晚于主元件100的导通，来防止感测电压Vs的过冲。这些方法不论哪一种，都有需要等待主元件100中有电流开始流通一段时间(不感测时间)以后才能再检测过电流的问题。即，即使在负载短路这样的非常紧急的情况也不能立即处理，具有包括引起着火这种重大事故的危险性。并且，在专利文献4的方式中，因为不能防止在原有的感测电压上重叠由栅极输入部的微分电路造成的过冲的现象，所以存在误检测的可能性。
[0023]本发明的目的在于解决上述问题，提供一种防止关于过电流的误检测，并且无需不感测时间而能够判断主元件的电流是否为过电流的半导体装置以及使用该半导体装置的电流检测电路。
[0024]技术方案
[0025]所以，为了解决上述问题，本发明权利要求1，其特征在于，在同一半导体基板上具有主元件和检测流过上述主元件的电流的感测元件，上述主元件的集电极端子和上述感测元件的集电极端子相互连接，当使上述主元件导通时，向上述感测元件的栅极施加指示比上述主元件提前导通的栅极信号。
[0026]本发明的权利要求2为，根据权利要求1所述的本发明，其特征在于，在使上述主元件导通时的向上述主元件施加的栅极信号，是通过延迟电路使在使上述感测元件导通时施加到上述感测元件的栅极信号延迟而得的信号。
[0027]本发明的权利要求3为，根据权利要求1或2所述的本发明，其特征在于，上述主元件和上述感测元件在上述半导体基板上相邻设置。
[0028]本发明的权利要求4为，根据权利要求3的本发明，其特征在于，上述主元件和上述感测元件是将一个功率半导体元件分为两个区域而形成的。
[0029]本发明的权利要求5为，根据权利要求1至3中任意一项所述的本发明，其特征在于，上述主元件和上述感测元件是IGBT (Insulated Gate Bipolar Transistor，绝缘栅型双极晶体管)
[0030]本发明的权利要求6为，根据权利要求1至3中任意一项所述的本发明，其特征在于，上述主元件是由多个基本元件并联连接而成的，上述感测元件是由一个上述单位元件构成或由多个上述单位元件并联连接而成的。
[0031]本发明的权利要求7是一个电流检测电路，其特征在于，使用本发明权利要求1至6中任意一项所述的半导体装置，并将检测到流过上述感测元件的电流值的信号作为表示流过上述主元件的电流的电流信号。
[0032]本发明的权利要求8为，根据权利要求7所述的本发明，其特征在于，在从向上述感测元件施加使上述感测元件导通的栅极信号开始的预定期间内，使上述电流信号无效。
[0033]本发明的权利要求9为，根据权利要求8所述的本发明，其特征在于，上述预定期间在从向上述感测元件施加使上述感测元件导通的栅极信号开始到向上述主元件施加使上述主元件导通的栅极信号为止的时间与从上述主元件的栅极信号上升开始至到达上述主元件的阈值电压为止的时间之和以下。
[0034]发明效果
[0035]本发明的半导体装置以及电流检测电路，在使主元件导通时，向感测元件的栅极施加指示比上述主元件提前导通的栅极信号，通过在主元件中流过电流之前产生由感测元件的栅