可以与OP AMP 10的同相输入端子(+)连接，且漏极端子可以与OP AMPlO的反相输出端子(_)连接(未示出)。换言之，在该示例性实施方式中，第一晶体管20的源极端子和漏极端子中的一个和其栅极端子可以与OP AMP 10的反相输出端子(_)连接，其他端子可以与OP AMPlO的同相输入端子⑴连接。
[0036]第二悬空节点存在于OP AMP 10的反相输入端子(_)与第三电容器C3的另一端子(例如，第二端子)之间，并且可以与第四电容器C4连接。然而，当前的示例性实施方式具有通过第二晶体管25使得第二悬空节点不悬空的结构。换言之，与第四电容器C4 一起，第二晶体管25可以连接OP AMP 10的反相输入端子㈠与同相输出端子(+)。此外，可以将第四电容器C4和第二晶体管25并联连接。第二晶体管25可以是具有四个端子的PMOS晶体管，其中其栅极端子和源极端子可以与OP AMP 10的同相输出端子(+)连接，且其体端子和漏极端子可以与OP AMP 10的反相输入端子(_)连接。
[0037]然而，在一些示例性实施方式中，第二晶体管25的源极端子可以与OP AMP 10的反相输入端子(-)连接，且漏极端子可以与OP AMPlO的同相输出端子(+)连接(未示出)。换言之，在该示例性实施方式中，第二晶体管25的源极端子和漏极端子中的一个和其栅极端子可以与OP AMP 10的同相输出端子(+)连接，且其他端子可以与OP AMPlO的反相输入端子㈠连接。
[0038]现将参考图2和图3更详细地说明在如上所述的差分放大器的结构中的差分放大器的一侧(例如，第一侧)的(OP AMP的反相输出端子(-)和同相输入端子(+))结构。图2是根据图1所示的本发明示例性实施方式的差分放大器的一侧的示例性放大视图，且图3是根据本发明的示例性实施方式的4-端口晶体管的示例性横截面视图。图2的结构示例说明图1所示OP AMP的反相输出端子㈠和同相输入端子⑴。
[0039]图2中所示的结构可以包括用于稳定第一悬空节点的第一晶体管20，并且第一晶体管20的示例性结构在图3中示出。第一晶体管20和第二晶体管25可以是PMOS晶体管。当第一晶体管20和第二晶体管25是PMOS晶体管时，第一晶体管20的源极区域和漏极区域形成在一对通过将P型掺杂物注入到N型半导体衬底中的而形成的P区域中。第一晶体管20的沟道形成在源极区域与漏极区域之间，且栅极端子形成在该沟道的一侧(例如，第一侧)。
[0040]图3的示例性实施方式具有栅极端子向上凸起的结构。在N区域中，体区域与体端子连接，其中N区域是N型半导体衬底的局部部分。如图3所示，与源极区域和漏极区域中的一个连接的一个端子以及与体区域连接的体端子互相连接，并且其他两个端子可以互相连接。具体地，源极端子和漏极端子中的一个以及栅极端子可以与OP AMP 10的反相输出端子㈠连接，且其他端子可以与OP AMP 10的同相输入端子⑴连接。如图3所示，可以增加源极端子和漏极端子中的一个以及栅极端子的初始电压，并且初始低电压可以施加到源极端子和漏极端子中的另一个以及体端子。结果，在第一晶体管20中，由P-N结而引起的前向电流，在一个与栅极端子连接于同一端子的P型区域与体区域之间流动。
[0041]相应地，第一悬空节点的电压可以经由第一晶体管20而快速稳定。如图3中的结构所示，空间不是需要担心的问题，因为可以利用具有缩小尺寸的半导体衬底来构成第一晶体管20。随后将说明图8和图9中根据本发明的差分放大器的特性，但在说明这些特性之前，将简要说明根据现有技术的差分放大器的结构，并然后在它们之间进行特性的比较。
[0042]图4和图5是根据现有技术的差分放大器的示例性电路图。图4示出利用根据现有技术的差分放大器的结构，在该结构中电阻器被用于稳定悬空节点。图4的结构与图1的结构的不同之处在于，图4的结构使用电阻器。具体地，由于所使用的电阻器应当具有至少为I千兆欧姆的电阻以确保其不影响放大阶段的输出，需要大面积的晶片来形成该电阻器，从而使得该结构难以在亚微米CMOS工艺中实现。
[0043]与本发明的示例性实施方式相似，图5的传统技术的差分放大器利用晶体管21和26来稳定悬空节点。然而，各个晶体管的四个端子中的三个与图5的差分放大器的一侧连接，并且另一端子与另一侧连接。而且，图5的结构不包括与输出端子和输入端子连接的电容器。根据图5的结构的差分放大器的特性在图6和图7中示出。
[0044]图6和图7是示出利用图5中差分放大器的悬空节点的仿真后的电压稳定性的示例图。首先，为进行仿真，将图5的差分放大器中的晶体管的特性按照如图6所示进行设置。仿真结果在图7中示出。根据图7，差分放大器的悬空节点的稳定约需3.16秒。因为这是使差分放大器初始化的相当长的时间段，可能会出错。
[0045]现在将在图8和图9中比较性地说明图1所示的根据本发明示例性实施方式的差分放大器的特征以及图5的差分放大器的特征。图8和图9是根据本发明示例性实施方式的差分放大器的电压稳定性的仿真结果的示例图。图8示出流经晶体管的初始电流的变化。在图8中，标有M35/B的曲线表示图5的(现有技术的)差分放大器，并示出，约39.04nA的最大电流初始地流动。在图8中，标有M21/D的曲线具有约4.38nA的最大电流。
[0046]此外，图8示出，根据本发明的M21/D曲线，与根据现有技术的标有M35/B的曲线相比，从开始就具有更长、更稳定的保持时间，而且传统技术的整体电流连续变化，而本发明的曲线(M21/D)，除电流流动的位置外，可以看出，电流更稳定地保持相当长的时间段，因而可以被更恒定地应用。
[0047]相似地，基于图8中所示的电流的变化，图9示出用于稳定悬空节点的电压的时间。横轴表示时间，纵轴表示悬空节点的电压。在图9中，曲线Mll表示在图1的本发明示例性实施方式中的到达稳定的时间，并且曲线M8表示在图5的传统技术差分放大器中的到达稳定的时间。如图9中所示，图5的传统技术差分放大器需要超过约3秒来稳定悬空节点，但是图1的根据本发明示例性实施方式的差分放大器仅需要约18毫秒来稳定悬空节点。因此，根据本发明的示例性实施方式的差分放大器具有更快地稳定悬空节点的优点。
[0048]尽管本发明已经结合目前被认为是示例性实施方式的内容进行了描述，但应当理解的是，本发明不限于所公开的实施方式，相反，本发明意在涵盖包括在所附权利要求的精神和范围内的各种变更和等同布置。
【主权项】
1.一种差分放大器，包含: 运算放大器，其具有反相输入端子、同相输入端子、反相输出端子和同相输出端子； 第一反馈电容器，其与所述运算放大器的同相输入端子和反相输出端子连接； 第二反馈电容器，其与所述运算放大器的反相输入端子和同相输出端子连接； 第一晶体管，其具有四个端子，并与所述运算放大器的同相输入端子和反相输出端子连接，该四个端子包括源极端子、漏极端子、栅极端子和体端子；以及 第二晶体管，其具有四个端子，并与所述运算放大器的反相输入端子和正相输出端子连接，该四个端子包括源极端子、漏极端子、栅极端子和体端子； 所述第一晶体管的源极端子和漏极端子中的一个和其栅极端子与所述运算放大器的反相输出端子连接，并且源极端子和漏极端子中的另一个和体端子与所述运算放大器的同相输入端子连接，并且 所述第二晶体管的源极端子和漏极端子中的一个和其栅极端子与所述运算放大器的同相输出端子连接，并且源极端子和漏极端子中的另一个和体端子与所述运算放大器的反相输入端子连接。
2.如权利要求1所述的差分放大器，其中，所述第一晶体管和所述第二晶体管是PMOS晶体管。
3.如权利要求2所述的差分放大器，其中，所述第一晶体管和所述第二晶体管的源极端子和漏极端子分别与一对P区域连接，所述一对P区域通过将P型掺杂物注入到N型半导体衬底而形成。
4.如权利要求3所述的差分放大器，其中，所述第一晶体管和所述第二晶体管形成有在所述一对P区域之间的沟道，并且包括在所述沟道上方凸出的栅极端子。
5.如权利要求4所述的差分放大器，其中，所述第一晶体管和所述第二晶体管包括在所述N型半导体衬底上的与体端子连接的体区域。
6.如权利要求1所述的差分放大器，还包括: 第一输入端电容器，连接在所述运算放大器的同相输入端子与所述差分放大器的同相输入端子之间；以及 第二输入端电容器，连接在所述运算放大器的反相输入端子与所述差分放大器的反相输入端子之间。
7.如权利要求6所述的差分放大器，其中，第一悬空节点和第二悬空节点分别配置在所述第一输入端电容器与所述运算放大器的同相输入端子之间以及在所述第二输入端电容器与所述运算放大器的反相输入端子之间。
8.如权利要求7所述的差分放大器，其中，所述第一晶体管的源极端子和漏极端子中的另一个和其体端子与所述第一悬空节点和所述第二悬空节点中的一个连接，并且所述第二晶体管的源极端子和漏极端子中的另一个和其体端子与所述第一悬空节点和所述第二悬空节点中的另一个连接。
9.如权利要求8所述的差分放大器，其中，所述第一悬空节点和所述第二悬空节点中的一个与所述第一反馈电容器连接，并且所述第一悬空节点和所述第二悬空节点中的另一个与所述第二反馈电容器连接。
【专利摘要】本发明提供一种差分放大器，包括：运算放大器(OP AMP)，其具有反相输入端子、同相输入端子、反相输出端子和同相输出端子；第一反馈电容器，其与同相输入端子和反相输出端子连接；第二反馈电容器，其与反相输入端子和同相输出端子连接；第一四端子晶体管，其与同相输入端子和反相输出端子连接；第二四端子晶体管，其与反相输入端子和同相输出端子连接。第一晶体管的源极端子和漏极端子中的一个和其栅极端子与反相输出端子连接，源极端子和漏极端子中的另一个和体端子与同相输入端子连接，第二晶体管的源极端子和漏极端子中的一个和其栅极端子与同相输出端子连接，并且源极端子和漏极端子中的另一个和体端子与反相输入端子连接。
【IPC分类】H03F3-45
【公开号】CN104734648
【申请号】CN201410738492
【发明人】梁尚爀
【申请人】现代自动车株式会社
【公开日】2015年6月24日
【申请日】2014年12月5日
【公告号】DE102014224260A1, US20150171807