基于fpga的pwm死区时间生成方法
【技术领域】
[0001] 本发明涉及PWM控制技术，具体涉及基于FPGA的PWM死区时间生成方法。
【背景技术】
[0002] PWM控制就是对脉冲宽度调制技术，即通过对一系列脉冲的宽度进行调制，来等效 地获得所需要的波形(含形状和幅值)。PWM控制技术以其控制简单、灵活和动态响应好等 优点而成为电力电子技术最广泛应用的控制方式。开关管开通和关断都存在一定的延时时 间，为了避免整流桥或逆变桥电路同一桥臂的直通问题需要设置死区时间，死区时间保证 在同一桥臂一个开关管可靠关断后，再驱动同一桥臂另一个开关管导通，从而避免同一桥 臂直通短路，导致功率开关器件的烧毁。死区时间的大小设置非常关键，合适且精确的死区 时间可以保证最佳的控制效果。传统的死区时间一般都是利用单片机或者DSP、FPGA来实 现，单片机控制的死区时间误差比较大难以满足控制系统对控制精度的要求。利用传统的 VHDL编写程序在FPGA中实现比较困难。为了实现更加精确和更小的死区时间，本发明提出 了利用LabVIEW程序在FPGA中实现PWM死区时间的方法。
【发明内容】
[0003] 本发明的目的是提供基于FPGA的PWM死区时间生成方法，这种基于FPGA的PWM 死区时间生成方法用于解决传统的死区时间生成误差比较大难以满足控制系统对控制精 度的要求的问题。
[0004] 本发明解决其技术问题所采用的技术方案是：这种基于FPGA的PWM死区时间生成 方法： 一、 在DSP中将低频正弦波与高频三角波进行比较，将正弦波调制成两路高频互补的 PWM波，输出到FPGA中； 二、利用LabVIEW平台，在单周期循环中捕捉PWM信号的上升沿，当判断出上升沿时 设置延时参数M，此时输出低电平；每次循环将参数M减一，直到参数为零时，输出高电平； FPGA晶振为40MHz，单周期循环时间为25ns，从而实现了Mx25ns的延时输出，通过调节 参数M可实现死区时间的控制，死区时间=M/7/，式中其中，M为死区时间参数，H为FPGA晶振，H的单位为MHz; 三、 将程序编译为位文件下载到FPGA中，实现了基于FPGA的PWM死区时间生成。
[0005] 本发明具有以下有益效果： 1、本发明在FPGA中执行死区程序，程序运行精确可靠，死区时间可以精确到纳秒级别 远高于传统的微处理器。
[0006] 2、本发明利用LabVIEW程序在FPGA中生成两路含有死区时间的PWM波，死区时间 可根据控制要求精确可调，保证同一桥臂上下两个开关管可靠工作。
[0007] 3、本发明不仅可以用于FPGA中，还可以应用在NI(美国国家仪器）开发的 Single-BoardRI0等具有实时处理器和FPGA架构的板卡中。
【附图说明】
[0008] 图1是本发明PWM死区原理示意图； 图2为本发明的LabVIEW程序框图。
【具体实施方式】
[0009] 下面对本发明作进一步的说明： 这种基于FPGA的PWM死区时间生成方法： 一、在DSP中将低频正弦波与高频三角波进行比较，将正弦波调制成两路高频互补的PWM波，输出到FPGA中。
[0010] 二、利用LabVIEW平台，在单周期循环中捕捉PWM信号的上升沿，当判断出上升沿 时设置延时参数M，此时输出低电平；每次循环将参数M减一，直到参数为零时，输出高电 平；FPGA晶振为40MHz，单周期循环时间为25ns，从而实现了Mx25ns的延时输出，通过 调节参数M可实现死区时间的控制，死区时间=，式中其中，M为死区时间参数，H为FPGA晶振，H的单位为MHz。LabVIEW程序流程图如图2所示，程序运行在单周期定时循环 下，由于使用的晶振为40MHZ，所以运行一次的时间为25纳秒，即本程序控制的死区时间最 小可以达到25纳秒。
[0011] 三、将程序编译为位文件下载到FPGA中，实现了基于FPGA的PWM死区时间生成。
[0012] 本发明PWM死区时间生成原理：要想实现死区时间需在每一路PWM上升沿加一定 的延时，如图1，程序运行在一个定时循环中，时钟源为40MHz(H)，每运行一次循环的时间 是25ns。为了实现死区时间生成，首先判断PWM信号的上升沿，当判断出上升沿时，设置延 时参数M，这时输出低电平，每次循环将延时参数M减一，直到参数为零时输出高电平。因为 每一次的循环时间是确定的为25ns，所以这就实现了Mx25ns的延时输出。即死区时间 =沒（其中，M为死区时间参数，H为FPGA晶振，H的单位为MHz)。
【主权项】
1. 一种基于FPGA的PWM死区时间生成方法，其特征在于：这种基于FPGA的PWM死区 时间生成方法： 一、 在DSP中将低频正弦波与高频三角波进行比较，将正弦波调制成两路高频互补的 PWM波，输出到FPGA中； 二、 利用LabVIEW平台，在单周期循环中捕捉PWM信号的上升沿，当判断出上升沿时 设置延时参数M，此时输出低电平；每次循环将参数M减一，直到参数为零时，输出高电平； FPGA晶振为40MHz，单周期循环时间为25ns，从而实现了 MX 25 ns的延时输出，通过调节 参数M可实现死区时间的控制，死区时间=Μ//?，式中其中，M为死区时间参数，H为FPGA 晶振，H的单位为MHz ; 三、 将程序编译为位文件下载到FPGA中，实现了基于FPGA的PWM死区时间生成。
【专利摘要】本发明涉及的是基于FPGA的PWM死区时间生成方法，这种基于FPGA的PWM死区时间生成方法：一、在DSP中将低频正弦波与高频三角波进行比较，将正弦波调制成两路高频互补的PWM波，输出到FPGA中；二、利用LabVIEW平台，在单周期循环中捕捉PWM信号的上升沿，当判断出上升沿时设置延时参数M，此时输出低电平；每次循环将参数M减一，直到参数为零时，输出高电平；FPGA晶振为40MHz，单周期循环时间为25ns，从而实现了 ns的延时输出，通过调节参数M可实现死区时间的控制，死区时间=；三、将程序编译为位文件下载到FPGA中，实现了基于FPGA的PWM死区时间生成。本发明在FPGA中执行死区程序，程序运行精确可靠，死区时间可以精确到纳秒级别远高于传统的微处理器。
【IPC分类】H03K7-08
【公开号】CN104734678
【申请号】CN201510034987
【发明人】刘松斌, 王海星, 姜建国, 王道军, 田金艳, 梁冬原
【申请人】东北石油大学
【公开日】2015年6月24日
【申请日】2015年1月25日