可快速切换栅极电位的输出缓冲器及静电防护电路的制作方法
【技术领域】
[0001]本发明涉及一种集成电路输出缓冲器，尤其涉及一种可快速切换栅极电位的输出缓冲器及其静电防护电路。
【背景技术】
[0002]请参阅图4所示，一般具有数字输出入界面的集成电路50，会在其内部电路51的各信号输出端与对应的输出垫53之间加入一输出缓冲器52,确保其输出信号电位为高电位或低电位。以常见5V或3.3V工作直流电压的集成电路50来说，其输出垫53或电源端Vdd> Vss易生静电VESD，因此，通过输出缓冲器52的PMOS电晶体元件或NMOS电晶体元件的寄生正向二极管Dl及寄生逆向二极管D2，将正静电或负静电Vesd导入直流电源的高电位端Vdd或低电位端Vss，由于高压的静电会直接打穿内部电路51。对此，通常会使该输出缓冲器52再连接有一静电防护电路(图中未示)，以在静电Vesd产生时，构成一对地的放电路径，使静电电流Iesd快速对地排出，避免损及内部电路51的半导体电子元件。
[0003]事实上，虽然加入静电防护电路可确保集成电路的内部电路51不受静电电流损坏，但在内部电路51与输出垫53之间的输出缓冲器52却易遭受静电损坏,究其原因在于:当内部电路51处于正常运行时，其输出信号会决定该输出缓冲器52的栅极电位，控制PMOS或NMOS电晶体元件PMUPNl导通，而自输出垫53测得电压准位；当内部电路51在运行间隔或休眠时，内部电路51并不会输出信号至该输出缓冲器52，此时该输出缓冲器52的栅极电位不明，一般称为栅极浮接，可能为高电位，亦可能为低电位。正因如此，当静电产生时，如恰有该输出缓冲器任一 PMOS或NMOS电晶体MP1、丽I导通，则在静电防护电路来不及触发启动放电机制，导通的MOS电晶体已为静电Vesd提供一最佳放电路径，而让大静电电流瞬间流通而损坏。
[0004]因此，针对集成电路的输出缓冲器有必要进一步改进，以免因静电发生而将其损坏。
【发明内容】
[0005]为了解决上述问题，本发明主要目的是提供一种可快速切换栅极电位的输出缓冲器及静电防护电路，确保在静电产生时，能快速切换输出缓冲器的栅极电位，使其MOS电晶体元件截止不导通。
[0006]为了达到上述目的，本发明所使用的主要技术手段是使该可快速切换栅极电位的输出缓冲器包括:
[0007]一异常电位检测单元，其串接于一直流电源，以在检测直流电源电位异常时产生触发信号；
[0008]一栅极电位切换单元，其串接于该直流电源并且连接至该异常电位检测单元，并接收该触发信号而触发，以输出两个栅极电位切换信号；以及
[0009]一输出缓冲单元，其串接于该直流电源，并包括一 PMOS电晶体元件及一 NMOS电晶体元件，其中该PMOS电晶体元件及NMOS电晶体元件的两个栅极分别连接至该栅极电位切换单元，由该栅极电位切换单元决定其栅极电位。
[0010]优选地，该异常电位检测单元包括:
[0011]一齐纳二极管，其阴极连接至该直流电源的高电位端，该齐纳二极管的击穿电压大于该直流电源的正常操作电位；以及
[0012]一电阻，其串接于该齐纳二极管的阳极与该直流电源的低电位端之间。
[0013]优选地，该栅极电位切换单元包括:
[0014]一第二 PMOS电晶体元件，其源极连接至该直流电源的高电位端，而其漏极连接至该输出缓冲单元第一 PMOS电晶体元件的栅极；以及
[0015]一第二 NMOS电晶体元件，其源极则连接至该直流电源的低电位端，而其漏极连接至该输出缓冲单元第一 NMOS电晶体元件的栅极；而且该第二 NMOS电晶体元件的栅极通过一反相器连接至该第一 PMOS电晶体元件的栅极，并连接至该异常电位检测单的齐纳二极管与电阻的串接节点。
[0016]优选地，该输出缓冲单元的第一 PMOS电晶体元件的漏极至源极连接有一寄生正向二极管，该第一 NMOS电晶体元件的漏极至源极分别连接有一寄生逆向二极管。
[0017]优选地，该栅极电位切换单元的第二 PMOS电晶体元件及第二 NMOS电晶体元件为低压或高压半导体元件。
[0018]上述本发明主要由该输出缓冲单元通过该异常电位检测单元及该栅极电位切换单元与一集成电路内部电路的对应信号端连接，并且与之使用同组直流电源，当直流电源电位受到静电而异常陡升，会先由该异常电位检测单元检测后，触发并启动该栅极电位切换单元快速切换该输出缓冲单元的PMOS电晶体元件及NMOS电晶体元件的栅极电位至相对应直流电源的高电位端与低电位端，使PMOS及NMOS电晶体元件截止不导通，以避免电位异常陡升或陡降而损坏因浮接栅极的PMOS或NMOS电晶体元件。
[0019]为了达到上述目的，本发明所使用的主要技术手段是使该静电防护电路包括:
[0020]一异常电位检测单元，其串接于一直流电源，以在检测直流电源电位异常时产生触发信号；
[0021]一栅极电位切换单元，其串接于该直流电源并且连接至该异常电位检测单元，并接收该触发信号而触发，以输出两个栅极电位切换信号；
[0022]一输出缓冲单元，其串接于该直流电源，并包括一 PMOS电晶体元件、一 NMOS电晶体元件及一连接至该PMOS及NMOS电晶体元件的输出垫，其中该PMOS电晶体元件及NMOS电晶体元件的两个栅极分别连接至该栅极电位切换单元，由该栅极电位切换单元决定其栅极电位；以及
[0023]一静电防护单元，其连接至该输出缓冲单元的输出垫，以检测因静电产生的异常电位，并在检测有异常电位时构成对直流电源的低电位的放电路径；其中该静电防护电路检测为异常电位，该异常电位为高于该异常电位检测单元所检测的异常电位。
[0024]优选地，该异常电位检测单元包括:
[0025]一齐纳二极管，其阴极连接至该直流电源的高电位端，该齐纳二极管的击穿电压大于该直流电源的正常操作电位；以及
[0026]一电阻，其串接于该齐纳二极管的阳极与该直流电源的低电位端之间。
[0027]优选地,该栅极电位切换单元包括:
[0028]一第二 PMOS电晶体元件，其源极连接至该直流电源的高电位端，而其漏极连接至该输出缓冲单元第一 PMOS电晶体元件的栅极；以及
[0029]一第二 NMOS电晶体元件，其源极则连接至该直流电源的低电位端，而其漏极连接至该输出缓冲单元第一 NMOS电晶体元件的栅极；而且该第二 NMOS电晶体元件的栅极通过一反相器连接至该第一 PMOS电晶体元件的栅极，并连接至该异常电位检测单元的齐纳二极管与电阻的串接节点。
[0030]优选地，该输出缓冲单元的第一 PMOS电晶体元件的漏极至源极连接有一寄生正向二极管，该第一 NMOS电晶体元件的漏极至源极分别连接有一寄生逆向二极管。
[0031]优选地，该栅极电位切换单元的第二 PMOS电晶体元件及第二 NMOS电晶体元件为低压或高压半导体元件。
[0032]上述本发明的静电防护电路对该输出缓冲单元加入一静电防护单元，在检测静电造成的异常电位时，快速构成放电路径，将静电电流快速导入直流电源的低电位，避免回灌至集成电路的内部电路而造成损坏。
【附图说明】
[0033]图1为本发明输出缓冲器的静电防护电路的详细电路图。
[0034]图2A为图1在异常电位状态下的电路动作图。
[0035]图2B为图1在正常电位状态下的电路动作图。
[0036]图3为本发明静电防护电路的详细电路图。
[0037]图4为现有一集成电路的输出级电路示意图。
[0038]符号说明:
[0039]10输出缓冲器11异常电位检测单元
[0040]12栅极电位切换单元 13输出缓冲单元
[0041]21内部电路22输出垫
[0042]30静电防护电路31静电防护单元
[0043]50集成电路51内部电路
[0044]52输出缓冲器53输出插口。
【具体实施方式】
[0045]本发明针对集成电路的输出级电路易因浮接栅极而受异常电位产生损坏，故提出以下解决方案。
[0046]首先请参阅图1所示，为本发明输出缓冲器10的一较佳实施例的详细电路图，该输出缓冲器10包括一异常电位检测单元11、一栅极电位切换单元12及一输出缓冲单元13。其中该输出缓冲单元13包括一第一 PMOS电晶体元件MP1、一第一 NMOS电晶体元件MNl及一输出垫22，其中该第一 PMOS电晶体元件MPl及第一 NMOS电晶体元件MNl的两个栅极G分别与该栅极电位切换单元12连接，由该栅极电位切换单元12决定其栅极G电位。而且该第一 PMOS电晶体元件MPl的漏极D至源极S连接有一寄生正向二极管Dl，而该第二NMOS电晶体元件MNl的漏极D至源极S连接有一寄生逆向二极管D2。该输出垫22连接至该第一 PMOS电晶体元件MPl及该第一 NMOS电晶体元件丽I的串接节点。
[0047]上述异常电位检测单元11串接于一直流电源的高、低电位端VDD、VSS之间，以检测当静电进入输入垫22，使直流电源的电位异常，并在异常电位产生时提供一触发信号。在本实施例中，该异常电位检测单元11包括:
[0048]一齐纳二极管Z1，其阴极连接至该直流电源的高电位端VDD，该齐纳二极管Zl的击穿电压大于该直流电源的正常操作电位，以直流电源电压使用5V的集成电路为例，可采击穿电压为7V以上的齐纳二极管Z1，确保当直流电源正常电位时不进入击穿状态，若采用7V击穿电压的齐纳二极管Z1，代表该异常电位检测单元预设异常电位为7V以上；以及
[0049]一电阻R1，其串接于该齐纳二极管Zl的阳极与该直流电源的低电位端Vss之间。
[0050]再请配合参阅图2A，假设正静电Vesd的电流Iesd自集成电路的一输出垫22输入，会通过输出缓冲单元13的第一 PMOS电晶体元件MPl的寄生正向二极管Dl流入直流电源的高电位端VDD，使其电位异常陡升，在超过齐纳二极管Zl的击穿电压时，该齐纳二极管Zl即击穿并同时产生一击穿电流Iz，流经该电阻R1，而在该电阻Rl上形成一压降反之，若直流电源维持在正常操作电位，则齐纳二极管Zl不会进入击穿状态，该电阻上亦不会有压降产生，如图2B所示。
[0051]至于本实施例的栅极电位切换单元12则包括有一第二 PMOS电晶体元件MP2及一第二 NMOS电晶体元件丽2。上述第二 PMOS电晶体元件MP2的源极S连接至该直流电源的高电位端VDD，而漏极D则用以连接至该输出缓冲单元13第一