PMOS电晶体元件MPl的栅极G;而该第二 NMOS电晶体元件MN2的源极S则连接至该直流电源的低电位端Vss，漏极D用以连接至该输出缓冲单元13第一 NMOS电晶体元件MNl的栅极G。此外，该第二 NMOS电晶体元件丽2的栅极G进一步通过一反相器INV连接至该第二 PMOS电晶体元件MP2的栅极G，并连接至该异常电位检测单元11的齐纳二极管Zl与电阻Rl的串接节点NI。
[0052]如此，当电阻Rl因受到该齐纳击穿电流IZ流经所产生的压降\，可提供作为该第二 NMOS电晶体元件丽2栅、源极G、S之间的正向偏压+Ves，而使该第二 NMOS电晶体元件丽2导通，由于该反相器INV输入端连接至该第二 PMOS电晶体元件MP2的栅极G，故在该电阻Rl提供该第二 NMOS电晶体元件匪2的栅极G —正向偏压+Ves的同时，该反向器INV会输出一相对低电位给该第二PMOS电晶体元件MP2的栅极G ;而且因该第二PMOS电晶体元件MP2的源极S连接至该直流电源的高电位端VDD，故第二 PMOS电晶体元件MP2在反向器INV会输出一相对低电位时，其栅、源极获得逆向电压-Ves而导通。
[0053]由上述说明可知，当直流电源出现高于齐纳二极管Zl击穿电压的异常电位时，该第二 PMOS及NMOS电晶体元件均会导通；此时，由于导通的第二 PMOS及NMOS电晶体元件MP2、丽2的两个漏极D分别与该输出缓冲单元13的第一 PMOS及NMOS电晶体元件MPlJNl的两个栅极G连接，故第一 PMOS电晶体元件MPl的栅极G会通过导通第二 PMOS电晶体元件MP2连接至该直流电源的高电位端VDD，而该第一 NMOS电晶体元件MNl的栅极G则会通过该导通的第二 NMOS电晶体元件MN2连接至该直流电源的低电位端Vss，以确保第一 PMOS及NMOS电晶体MP1、丽I不导通，使该输出缓冲单元13的第一 PMOS及NMOS电晶体元件MP1、MNl的两个栅极G不再因浮接电位不明，而可能易受静电进入所产生异常电位而损坏。
[0054]请配合参阅图2B，本发明的异常电位检测单元11及栅极电位切换单元12并不影响集成电路之内部电路21输出信号在输出缓冲单元13的PMOS及NMOS电晶体MP1、MP2的正常切换动作。由于直流电源在正常操作时，该异常电位检测单元11的齐纳二极管Zl不会击穿产生击穿大电流，故电阻Rl不会有压降产生，不足以使该栅极电位切换单元12的第二 PMOS及NMOS电晶体元件MP2、丽2导通而改变输出缓冲单元13的两个栅极电位。再者，因为该栅极电位切换单元12的第二 PMOS及NMOS电晶体元件MP2、丽2的两个栅极G共同连接至该异常电位检测单元11，且仅以两个漏极D分别连接至该输出缓冲单元13的两个栅极G，故内部电路21输出高、低电位的信号至输出缓冲单元13的两个栅极G时，并不会使第二 PMOS及NMOS电晶体元件MP2、丽2导通来改变输出缓冲单元13的两个栅极G电位。
[0055]以上为本发明针对一般集成电路的输出缓冲器所作的电路改进及电路动作说明，以下进一步说明本发明设置在该集成电路之内部电路的直流电源高、低电位端之间，或内部电路与输出垫之间的静电防护电路。
[0056]本发明的静电防护电路的一较佳实施例如图3所示，该静电防护电路30包括上述输出缓冲器10及一静电防护单元31，该静电防护单元31可检测因静电产生的异常电位，并在检测有异常电位时构成对直流电源的低电位Vss的放电路径；其中该静电防护电路31检测为异常电位，该异常电位是高于该异常电位检测单元11所检测的异常电位，例如采用小于30V低触发电压的硅控整流器，即大于7V击穿电压的齐纳二极管Z1。本发明的静电防护电路为低触发电压的硅控整流器及其功能相同元件，故不以硅控整流器为限。
[0057]在本实施例中，当静电产生VESD时，该硅控整流器会在静电电压大于30V时触发导通，即先控制输出缓冲单元13的第一 PMOS及NMOS电晶体元件MP1、丽I的栅极G电位，使其确实截止不导通，待静电电压升高超过30V，即启动该硅控整流器，而快速地将静电电流Ised旁路掉，待直流电源的高电位端Vdd的电位下降小于7V，则该输出缓冲器10的栅极电位切换单元12不再控制该输出缓冲单元13的第一 PMOS及NMOS电晶体元件MPlJNl的栅极G电位。
[0058]由上述说明可知，本发明在输出缓冲单元增设的异常电位检测单元及栅极电位切换单元，可确实在静电防护电路尚未触发启动前，先截止该输出缓冲单元的电晶体元件，确保其不受弱静电的破坏；是以，本发明的静电防护电路确实具有两道相对高、低异常电位的防护，增加集成电路半导体元件对静电防护效果。
[0059]以上所举使用5V直流电源的集成电路其为低压集成电路例示，本发明亦可供高压集成电路使用，但是该异常电位检测单元的齐纳二极管、电阻，以及该栅极电位切换单元的PMOS、NMOS电晶体元件即依据集成电路所使用的高压范围加以选择；因此，本发明的栅极电位切换单元的PM0S、NM0S电晶体元件可为低压或高压半导体元件。
[0060]以上所述仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案的范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
【主权项】
1.一种可快速切换栅极电位的输出缓冲器，包括: 一异常电位检测单元，其串接于一直流电源，以在检测直流电源电位异常时产生触发信号; 一栅极电位切换单元，其串接于该直流电源并且连接至该异常电位检测单元，并接收该触发信号而触发，以输出两个栅极电位切换信号；以及 一输出缓冲单元，其串接于该直流电源，并包括一第一 PMOS电晶体元件及一第一 NMOS电晶体元件，其中该PMOS电晶体元件及NMOS电晶体元件的两个栅极分别与栅极电位切换单元连接，由该栅极电位切换单元决定其栅极电位。
2.根据权利要求1所述的可快速切换栅极电位的输出缓冲器，其中该异常电位检测单元包括: 一齐纳二极管，其阴极连接至该直流电源的高电位端，该齐纳二极管的击穿电压大于该直流电源的正常操作电位；以及 一电阻，其串接于该齐纳二极管的阳极与该直流电源的低电位端之间。
3.根据权利要求2所述的可快速切换栅极电位的输出缓冲器，其中该栅极电位切换单元包括: 一第二 PMOS电晶体元件，其源极连接至该直流电源的高电位端，而其漏极连接至该输出缓冲单元第一 PMOS电晶体元件的栅极；以及 一第二 NMOS电晶体元件，其源极则连接至该直流电源的低电位端，而其漏极连接至该输出缓冲单元第一 NMOS电晶体元件的栅极；而且该第二 NMOS电晶体元件的栅极通过一反相器连接至该第一 PMOS电晶体元件的栅极，并连接至该异常电位检测单的齐纳二极管与电阻的串接节点。
4.根据权利要求1至3中任一项所述的可快速切换栅极电位的输出缓冲器，其中该输出缓冲单元的第一 PMOS电晶体元件的漏极至源极连接有一寄生正向二极管，该第一 NMOS电晶体元件的漏极至源极分别连接有一寄生逆向二极管。
5.根据权利要求4所述的可快速切换栅极电位的输出缓冲器，其中该栅极电位切换单元的第二 PMOS电晶体元件及第二 NMOS电晶体元件为低压或高压半导体元件。
6.一种静电防护电路，包括: 一异常电位检测单元，其串接于一直流电源，以在检测直流电源电位异常时产生触发信号; 一栅极电位切换单元，其串接于该直流电源并且连接至该异常电位检测单元，并接收该触发信号而触发，以输出两个栅极电位切换信号； 一输出缓冲单兀，其串接于该直流电源，并包括一第一 PMOS电晶体兀件、一第一 NMOS电晶体元件及一连接至该第一 PMOS电晶体元件及该第一匪OS电晶体元件的输出垫，其中该PMOS电晶体元件及NMOS电晶体元件的两个栅极分别与栅极电位切换单元连接，由该栅极电位切换单元决定其栅极电位；以及 一静电防护单元，其连接至该输出缓冲单元，以检测因静电产生的异常电位，并在检测有异常电位时构成一对直流电源的低电位的放电路径；其中该静电防护电路检测为异常电位，该异常电位是高于该异常电位检测单元所检测的异常电位。
7.根据权利要求6所述的静电防护电路，其中该异常电位检测单元包括: 一齐纳二极管，其阴极连接至该直流电源的高电位端，该齐纳二极管的击穿电压大于该直流电源的正常操作电位；以及 一电阻，其串接于该齐纳二极管的阳极与该直流电源的低电位端之间。
8.根据权利要求7所述的静电防护电路，其中该栅极电位切换单元包括: 一第二 PMOS电晶体元件，其源极连接至该直流电源的高电位端，而其漏极连接至该输出缓冲单元第一 PMOS电晶体元件的栅极；以及 一第二 NMOS电晶体元件，其源极则连接至该直流电源的低电位端，而其漏极连接至该输出缓冲单元第一 NMOS电晶体元件的栅极；而且该第二 NMOS电晶体元件的栅极通过一反相器连接至该第一 PMOS电晶体元件的栅极，并连接至该异常电位检测单元的齐纳二极管与电阻的串接节点。
9.根据权利要求6至8中任一项所述的静电防护电路，其中该输出缓冲单元的第一PMOS电晶体元件的漏极至源极连接有一寄生正向二极管,该第一 NMOS电晶体元件的漏极至源极分别连接有一寄生逆向二极管。
10.根据权利要求9所述的静电防护电路，其中该栅极电位切换单元的第二PMOS电晶体元件及第二 NMOS电晶体元件为低压或高压半导体元件。
【专利摘要】本发明为一种可快速切换栅极电位的输出缓冲器及其静电防护电路，其中该输出缓冲器包括一异常电位检测单元、一栅极电位切换单元及一输出缓冲单元；其中该输出缓冲单元通过该异常电位检测单元及该栅极电位切换单元与一集成电路内部电路的对应信号端连接，并且与之使用同组直流电源，当直流电源电位异常陡升(例如静电进入输出垫时)，会先由该异常电位检测单元检测后，启动该栅极电位切换单元快速切换该输出缓冲单元的PMOS电晶体元件及NMOS电晶体元件的栅极电位至其对应直流电源的高电位端与低电位端，避免电位异常骤变而损坏该输出缓冲单元的栅极浮接电位状态不明的MOS电晶体元件。
【IPC分类】H03K19-003
【公开号】CN104836565
【申请号】CN201410119384
【发明人】吴志伦, 林硕彦, 柯钧钟
【申请人】台湾类比科技股份有限公司
【公开日】2015年8月12日
【申请日】2014年3月27日