2a的闸端。PM0S412a、416a以及NM0S418a的闸端，都电连接到电源线VCC。
[0030]图5A显示电源线VCC的电源电压，与接合垫pad_a的接合垫电压都为3.3V时，图4中的MOS晶体管的开关状态。有打叉的MOS晶体管表示关闭(不导通)，没有打叉的MOS晶体管表示导通或是些许的导通。从图5A中可以发现，导通的NM0S418a使PM0S316a维持在导通状态，所以浮动端Fit，也就是图4中所有PMOS的体端，都电连接到电源线VCC，为3.3V。
[0031]尽管NM0S420a为关闭，但其可以提供一漏电路径，些许地下拉PM0S402a的闸端。NM0S408a会使PM0S402a的闸端的电压，不高于3.3V减去NM0S408a的临界电压(thresholdvoltage) Vtn0所以，PM0S402a会些许的导通或是完全的导通。因此，并联且导通的NM0S404a与PM0S402a，可以使内部信号S_a抵达PM0S312a的闸端，开关PM0S312a。
[0032]图5B显示电源线VCC的电源电压为0V，与接合垫pad_a的接合垫电压为3.3V时，图4中的MOS晶体管的开关状态。一样的，有打叉的MOS晶体管表示关闭(不导通)，没有打叉的MOS晶体管表示导通或是些许的导通。导通的PM0S410a使得PM0S402a的闸端为3.3V。关闭的PM0S402a以及NM0S404a隔绝了 PM0S312a的闸端与内部信号S_a。类似的，关闭的PM0S414a也预防PM0S316a被导通。图5B中可以发现，导通的PM0S412a电性连接了接合垫pad_a到PM0S316a的闸端，所以关闭了 PM0S316a。同理，导通的PM0S410a与406a电连接了接合垫pad_a到PM0S312a的闸端，所以关闭了 PM0S312a。因此，此时电源电压为OV的电源线VCC安全地与接合垫电压为3.3V的接合垫pad_a相电隔绝，电源线VCC不会被灌入电流，电流倒灌可以被预防。理论上，此时浮动端Flt的电压大约会是3.3V少掉了寄生于PM0S312a中的体二极管(图3中的314)的顺向启动偏压(forward voltage)的值。
[0033]图6举例说明图3中的多工器304a与304b、以及连接电路306。为了使图6简洁化，尽管没有画出来，图6中所有显示出来的PMOS的体端(bulk)全部都电连接到静电放电总线 ESD_BUS。
[0034]以多工器304a为例，其具有NMOS Na与PMOS Pa。当电源线VCC的电源电压为OV时，NMOS Na关闭，PMOS Pa导通，所以多工器304a电连接接合垫pad_a到控制端CTL_a。相反的，当电源线VCC的电源电压为3.3V时，NMOS Na导通，PMOS Pa关闭，所以多工器304a电连接接地线GND到控制端CTL_a。
[0035]从图6可知，当电源线VCC的电源电压为3.3V时，PMOS Pca与Pcb的闸端都是0V。连接电路306中，串联的PMOS Pca与Pcb都是导通，所以连接电路306电连接了电源线VCC与静电放电总线ESD_BUS。此时静电放电总线ESD_BUS短路到电源线VCC，电压约为3.3V。
[0036]当电源线VCC的电源电压为OV时，只要有任何一个接合垫的接合垫电压为3.3V,连接电路306就电隔绝了电源线VCC与静电放电总线ESD_BUS。此时，尽管静电放电总线ESD_BUS可能因为静电放电二极管305a或305b的导通，其电压可能被拉高到约2.5V左右。但因为连接电路306所提供的隔绝效果，2.5V的静电放电总线ESD_BUS不会对OV的电源线VCC产生充电的效果。接合垫pad_a与pad_b对电源线VCC所可能产生的电流倒灌,可以被预防。
[0037]从以上说明可知，当图1中的接收端集成电路107以图3中的接收端集成电路300所取代，且主电源开关102关闭(不导通)时，不会发生电流倒灌的事件，电源线VCC与VPP都可以维持在0V。因此，在主电源开关102开启导通时，电源侦测电路104可以正确地侦测到电源线VPP的电压上升缘的出现，而稳定地重置接收端集成电路107。
[0038]以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
【主权项】
1.一种可防止电流倒灌至电源线的集成电路，包含有: 输入电路，包含有: 接合垫，用以电连接至外部信号线；以及 拉闻电路，包含有: 拉高开关，其具有第一控制端以及第一体端，用以电连接该接合垫至该电源线； 体端控制开关，其具有第二控制端以及第二体端，用以连接该第一体端与该第二体端至该电源线；以及 控制电路，电连接至该电源线与该接合垫，依据内部信号、该电源线的电源电压、以及该接合垫的接合垫电压，来控制该第一与该第二控制端； 其中，当该电源电压为预设电压时，该控制电路使该体端控制开关为导通状态；以及当该电源电压为接地电压，且该接合垫电压为该预设电压时，该控制电路控制该体端控制开关与该拉高开关均为关闭状态。2.如权利要求1所述的集成电路，其特征在于，当该电源电压为该预设电压时，该控制电路依据该内部信号，来控制该拉高开关。3.如权利要求1所述的集成电路，其特征在于，当该电源电压为该接地电压时，该控制电路使该接合垫电连接至该第一控制端与该第二控制端。4.如权利要求1所述的集成电路，其特征在于，该控制电路包含有: 传输电路，用以传送该内部信号至该第一控制端，其包含有: 并联的第一 NMOS以及第一 PM0S，该第一 NMOS与该第一 PMOS用以传递该内部信号至该第一控制端，该第一 NMOS的闸端电连接至该电源线； 第一电路，连接于该第一控制端与该接合垫之间，包含有: 并联的第二 NMOS以及第二 PM0S，该第二 NMOS以及该第二 PMOS用以电连接该接合垫至该第一 PMOS的闸端，该第二 NMOS以及该第二 PMOS的二闸端电连接至该电源线；以及第三PM0S，其闸端电连接至该电源线，用以电连接该第一控制端至该第一 PMOS的该闸端；以及 第二电路，电连接于该第二控制端与该接合垫之间，包含有: 第四PM0S、第五PM0S、以及第六PM0S，串联于该接合垫与接地线之间，该第四与该第六PMOS的二闸端电连接至该电源线，该第五PMOS的闸端连接至该第一 PMOS的该闸端；以及第三NM0S，电连接该第二控制端至该接地线，其闸端电连接至该电源线。5.如权利要求4所述的集成电路，其特征在于，该控制电路内的每个PMOS都具有体端，均电连接到该第一体端。6.如权利要求4所述的集成电路，其特征在于，该控制电路另包含有第四NM0S，电连接于该第一 PMOS的该闸端与该接地线之间,该第四NMOS的闸端电连接至该接地线。7.如权利要求1所述的集成电路，其特征在于，该拉高开关与第一电阻串联于该接合垫与该电源线之间，该控制电路具有第二电阻，电连接至该接合垫，该第一电阻用以匹配该外部信号线的阻抗。8.如权利要求1所述的集成电路，其特征在于，该输入电路为第一输入电路，该集成电路另包含有第二输入电路，每个输入电路均具有静电放电二极管，连接于静电放电总线与对应的结合垫之间，该集成电路另包含有: 总线连接电路，连接于该静电放电总线与该电源线之间，依据该电源电压、该第一输入电路的该接合垫电压、以及该第二输入电路的该接合垫电压，来控制该静电放电总线与该电源线之间的电性连接。9.一种可防止电流倒灌至电源线的集成电路，包含有: 静电放电总线； 多个输入电路，每一输入电路包含有: 接合垫；以及 静电放电二极管，连接于该接合垫与该静电放电总线之间:以及总线连接电路，电连接于该静电放电总线与该电源线之间，依据该电源线的电源电压与该等接合垫的数个接合垫电压来控制该静电放电总线与该电源线的电性连接。10.如权利要求9所述的集成电路，其特征在于，当该电源电压为预设电压时，该电源线电连接至该静电放电总线。11.如权利要求9所述的集成电路，其特征在于，该总线连接电路包含有: 连接电路，连接于该静电放电总线与该电源线之间；以及 多个多工器，分别对应该等输入电路，每一多工器分别依据该电源电压将接地线与对应输入电路的该接合垫的其中之一电连接至该连接电路。12.如权利要求11所述的集成电路，其特征在于，每一多工器包含有NMOS以及PM0S，该NMOS电连接于该连接电路与该接地线之间，该PMOS电连接于该连接电路与该对应输入电路的该接合垫之间，该NMOS与该PMOS的二闸端皆电连接至该电源线。13.如权利要求11所述的集成电路，其特征在于，该连接电路包含有多个串联的PMOS，每一 PMOS的闸端皆电连接至对应多工器。14.如权利要求11所述的集成电路，其特征在于，该连接电路与该等多工器包含有数个PM0S，每个PMOS的体端均电连接至该静电放电总线。15.如权利要求9所述的集成电路，其特征在于，每一输入电路更包含: 拉高开关，其具有第一控制端以及第一体端，用以电连接该接合垫至该电源线； 体端控制开关，其具有第二控制端以及第二体端，用以连接该第一体端与该第二体端至该电源线；以及 控制电路，电连接至该电源线与该接合垫，依据内部信号、该电源线的电源电压、以及该接合垫的接合垫电压，来控制该第一与该第二控制端； 其中，当该电源电压为预设电压时，该控制电路使该体端控制开关为导通状态；以及 当该电源电压为接地电压，且该接合垫电压为该预设电压时，该控制电路控制该体端控制开关与该拉高开关均为关闭状态。
【专利摘要】本发明提供有一种防止电流倒灌至一电源线的集成电路。该集成电路包含有一输入电路，其具有一接合垫以及一拉高电路。该拉高电路包含有一拉高开关、一体端控制开关、以及一控制电路。该拉高开关具有一第一控制端以及一第一体端，用以电连接该接合垫至该电源线。该体端控制开关具有一第二控制端以及一第二体端，用以连接该第一体端与该第二体端至该电源线。该控制电路电连接至该电源线与该接合垫，依据一内部信号、该电源线的一电源电压、以及该接合垫的一接合垫电压，来控制该第一与该第二控制端。当该电源电压为一预设电压时，该控制电路使该体端控制开关为一导通状态。当该电源电压为一接地电压，且该接合垫电压为该预设电压时，该控制电路控制该体端控制开关与该拉高开关均为一关闭状态。
【IPC分类】H03K17/687
【公开号】CN104883168
【申请号】CN201410069483
【发明人】高硕廷, 叶俊文
【申请人】晨星半导体股份有限公司
【公开日】2015年9月2日
【申请日】2014年2月27日