条LED通道一端的节点电压； 通道反馈电压选择和误差放大器模块(002)，用于从所述至少两个采样保持电路模块(001)输出的电压中确定最小电压，并将所述最小电压放大后输出； 升压驱动级电路模块(006)，用于根据所述通道反馈电压选择和误差放大器模块(002)的输出电压对所述至少两条LED通道的另一端的节点电压进行自适应调节。2.根据权利要求1所述的电路，其特征在于，所述至少两个采样保持电路模块(001)，分别包括升压电路(008)、第一控制开关(009)、第二控制开关(010)、电阻(011)以及电容(012);其中， 升压电路(008)的输入端连接LED通道的一端，其输出端与第一控制开关(009)的一端相连；第一控制开关(009)的另一端与第二控制开关(010)的一端以及电阻(011)的一端相连，第一控制开关(009)在LED_EN = I以及LED_PWM = I的时候导通，其他时候断开；第二控制开关(010)的另一端接电源VDD，且在LED_EN = O的时候导通，其他时候断开；电阻(011)的另一端与电容(012)的一端相连，并一起作为所述采样保持电路单元(001)的输出，输出IFBxI ;电容的另一端接地。3.根据权利要求1所述的电路，其特征在于，所述三通道反馈最小电压选择和误差放大器模块(002)，包括第一比较器(013)、第二比较器(014)、第三比较器(015)、电压选择器(016)、误差放大器EA ;其中， 第一比较器(013)的正端输入IFB0I，负端输入IFB1I，其输出端接SELOl ;第二比较器(014)的正端输入IFB1I，负端输入IFB2I，其输出端接SEL12 ;第三比较器(015)的正端输入IFB2I，负端输入IFBOI，其输出端接SEL20 ;电压选择器(016)接收输入模拟信号IFBO1、IFBlI以及IFB2I，并接收输入控制信号SELOl、SEL12以及SEL20，输出最小电压VMIN信号；误差放大器EA的第一输入MOS管(017)的栅极接收最小电压VMIN信号，第二输入MOS管(018)的栅极接收外部输入信号VREF_EA;误差放大器EA的尾电流(021)—端接电源VDD，另一端与第一输入MOS管(017)以及第二输入MOS管(018)的源极相连；第一偏置电流(019)的一端与第一输入MOS管(017)的漏极相连，其另一端接地；第二偏置电流(020)的一端与第二输入MOS管(018)的漏极相连，其另一端接地；误差放大器EA的第二级(022)输入端分别与第一输入MOS管(017)以及第二输入MOS管(018)的漏极相连，并输出EA_OUT信号。4.根据权利要求1所述的电路，其特征在于，所述三通道反馈最小电压选择和误差放大器模块(002)，包括误差放大器EA、第三MOS管(023)、第四MOS管(024)、第五MOS管(025)以及第六MOS管(026);其中， 误差放大器EA的尾电流(029)的一端接电源VDD，另一端与第三MOS管(023)、第四MOS管(024)、第五MOS管(025)以及第六MOS管(026)的源极相连；误差放大器EA的第一偏置电流(027)的一端接地，其另一端与第三MOS管(023)、第四MOS管(024)以及第五MOS管(025)的漏极相连；第三MOS管(023)的栅极连接输入信号IFBOI ;第四MOS管(024)的栅极连接输入信号IFBlI ;第五MOS管(025)的栅极连接输入信号IFB2I ;误差放大器EA的第二偏置电流(028)的一端接地，其另一端与第六MOS管(026)的漏极相连；第六MOS管(026)的栅极接外端输入信号VREF_LED;误差放大器EA的第二级(030)输入端分别与第五MOS管(025)以及第六MOS管(026)的漏极相连，并输出EA_0UT信号。5.根据权利要求1所述的电路，其特征在于，包括:PWM时序控制模块(004)以及数字编码模块(005);其中， 所述数字编码模块(005)，用于将输入的串行多Bit信号进行编码，并输出并行多Bit信号; 所述PffM时序控制模块(004)，用于接收PffM信号，对所述至少两个采样保持电路模块(001)和通道LED电流驱动电路模块(003)进行时序控制。6.根据权利要求1所述的电路，其特征在于，所述通道LED电流驱动电路模块(003)，包括VREF_LED的产生电路(031)、运算放大器(032)、MOS管(033)、电阻型6BUDAC电路(034)、第六控制开关(K6)、第七控制开关(K7);其中， VREF_LED的产生电路(031)的输入端连接数模转换器DAC的最高比特DA〈5>，其输出端与运算放大器(032)的正输入端相连；运算放大器(032)的正输入端接VREF_LED，负输入端与电压反馈VFBx相连，其输出端与第六控制开关(K6)相连；第六控制开关的另一端与MOS管(033)的栅极相连；M0S管(033)的源极与第七控制开关(K7)的一端相连，第七控制开关的另一端与电压反馈VFBx相连，其漏极与LED电流输出端IFBx ;电阻型6BUDAC电路(034)的输入端连接数模转换器DAC的DA〈5:0>，输出端与电压反馈VFBx相连，其另一端接地。7.根据权利要求6所述的电路，其特征在于，所述电阻型6BUDAC包括与电源VDD直接相连的基本单元(035)，接收D〈0>信号的第一支路(035)、第二支路(036)、第三支路(037)、第四支路(038)、第五支路(039)和接收D〈5>信号的第六支路(039);其中， 各个支路和基本单元的电阻的一端都与6BUDAC的输出端相连，另一端与控制开关的一端相连，控制开关的另一端接地；接收D〈0>信号的第一支路(035)、第二支路(036)、第三支路(037)、第四支路(038)、第五支路(039)和接收D〈5>信号的第六支路(039)分别是I个、2个、4个、8个、16个和16个与电源VDD直接相连的基本单元(035)并联。8.根据权利要求5所述的电路，其特征在于，所述PffM时序控制模块(004)，包括上升沿延时器(040)和下降沿延时器(041);其中， PWM信号输入连接所述上升沿延时器(040)和所述下降沿延时器(041)的输入端；所述上升沿延时器(040)输出PffMl信号；所述下降沿延时器(041)输出PWM2信号。9.根据权利要求5所述的电路，其特征在于，所述VREF_LED的产生电路(031)，包括第一恒流源(IREF_LED1)，第一电阻(Rl)、第二电阻(R2)、第三控制开关(K3)以及第四控制开关(K4);其中， 第一恒流源(IREF_LED1)的电流源上端接电源VDD，下端与第一电阻(Rl)和第三控制开关(K3)的一端相连；第一电阻(Rl)的另一端与第二电阻(R2)以及第四控制开关(K4)的一端相连；第二电阻(R2)的另一端接地；第三控制开关(K3)的另一端和第四控制开关(K4)的另一端连接在一起，输出VREF_LED。第三控制开关(K3)是在DA〈5> = I的时候导通，其它时候断开；第四控制开关(K4)是在DA〈5> = O的时候导通，其它时候断开。10.根据权利要求5所述的电路，其特征在于，所述VREF_LED的产生电路(031)包括第二恒流源(IREF_LED2)、第三恒流源(IREF_LED3)、第五控制开关(K5)以及基础电阻(RO)；其中， 第二恒流源(IREF_LED2)以及第三恒流源(IREF_LED3)的一端接电源VDD ;第二恒流源(IREF_LED2)的另一端与第五控制开关(K5)的一端相连；第三恒流源(IREF_LED3)的另一端与第五控制开关(K5)的另一端以及基础电阻(RO)的一端相连，连接后输出VREF_LED ;基础电阻(RO)的另一端接地；第五控制开关(K5)在DA〈5> = I的时候导通，其它时候断开。
【专利摘要】本发明涉及一种反馈驱动电路,该电路包括，通道LED电流驱动电路模块(003)，用于根据接收的数字信号输出至少两条LED通道的匹配电流；至少两个采样保持电路模块(001)，用于分别采集以及保持至少两条LED通道一端的节点电压；通道反馈电压选择和误差放大器模块(002)，用于从至少两个采样保持电路模块(001)输出的电压中确定最小电压，并将最小电压放大后输出；升压驱动级电路模块(006)，用于根据所述通道反馈电压选择和误差放大器模块(002)的输出电压对至少两条LED通道的另一端的节点电压进行自适应调节。本发明确保在不增加芯片面积的情况下，节省了外部的分压反馈电阻，保持外部电路的电压稳定性，并且是最优化输出电压，同时提高了电源的利用效率。
【IPC分类】H05B37/02
【公开号】CN105142293
【申请号】CN201510591412
【发明人】杨靖, 梅当民, 金学成
【申请人】英特格灵芯片(天津)有限公司
【公开日】2015年12月9日
【申请日】2015年9月16日