输入，并为运算放大器16提供感测电压。晶体管MC⑴的漏极被指定为OUT(I)，它耦接到相应电极(未示出)以将刺激电流传递至与该相应电极接触的组织。
[0047]晶体管ML(I)和MC(I)的电流镜组合通过开关SA(I)可开关地以共源共栅布置耦接到源晶体管MS。更具体地讲，晶体管ML⑴的漏极耦接到“单极单掷”开关SA(I)的一侦牝晶体管MS的漏极耦接到开关SA⑴的另一侧。晶体管MS的源极耦接到电压端口 12，阳极刺激器的该端口是地，晶体管MS的栅极耦接到运算放大器16的输出。对于阴极刺激器，该电压端口为电压源，诸如VS。开关SA(I)由逻辑电路35控制，这样，当逻辑电路35接收到来自控制器30的信号ANO和来自数字寄存器2的数字控制信号DCS时，逻辑电路35启动开关SA⑴(使得SA⑴关闭)，并且刺激电流从输出OUT(I)传递至其相应的电极。当逻辑电路35禁用开关SA⑴(使得SA⑴打开)时，暂停从输出OUT(I)传递电流。
[0048]此外，同时，为确保暂停从输出OUT(I)传递电流，逻辑电路35使得开关SB(I)启动。刺激疗法也可由辅助设备诸如遥控器或智能手机以无线方式控制，以控制开关SA(I)和SB(I)的启动的时序和持续时间，以便根据预定的治疗方案提供所需的电流传递。优选的是，逻辑电路35以互补的方式控制开关SA⑴和SB⑴的状态，这样，当开关SA⑴被启动时，开关SB(I)被禁用，反之亦然。
[0049]总开关控制可以利用刺激控制器30、数字寄存器2和逻辑电路35完成，具体是单一控制还是组合控制将取决于功能考虑。
[0050]尽管上述说明涉及包括晶体管ML(I)和MC(I)的单个电流镜组合，但本发明还设想了多种电流镜组合。就这一点而言，图4B公开了包括晶体管ML⑴至ML(n)以及MC⑴至MC(n)的晶体管组合，其中η是为η个相应电极提供刺激电流的单独电流镜组合的数量。如图4Β所示，每一个包括ML(I)至ML(n)以及MC⑴至MC(n)的电流镜组合通过相应开关SA⑴至SA (η)耦接到源晶体管MS。每一个输出侧晶体管MC⑴的公共连接源极提供施加于运算放大器16的正极输入的公共感测电压。从相应电流镜组合ML(i)和MC(i)中个的任意一个输出OUT(i)传递到相应电极i的输出电流是由数字寄存器2和逻辑电路35控制，方式是根据治疗或刺激方案来启动相应开关SA(i)。方案可指示刺激器引起任何输出OUT(i)来提供刺激电流，方式可为一次提供一个，或以任意组合同时提供，或以任意顺序提供并持续任意时间段。
[0051]如用于电流镜构造的现有技术所教导的那样，只有当晶体管准确匹配时，输入侧晶体管会将电流源提供给它的电流准确地镜像到输出侧晶体管(例如，见美国专利N0.8，575，971)。因此，在这些情况下，晶体管制造要求给制备和加工技术造成了过度的负担，导致低设备产出和高设备成本。有利的是，本发明的一些应用消除了对严格的制造工艺的需要，这些严格工艺用于形成晶体管的宽度和长度维度从而形成所需的电路电流增益值。如下面将讨论的，本发明的一些实施例依赖于选择的电路电阻器值来可靠地形成所需的电流增益值。更具体地讲，电阻器Rl和R2与运算放大器16组合，控制源晶体管MS的栅极电压，以实现流经电阻器R2的准确总刺激器输出电流IR2。如图4B中所标注，流经电阻器R2的总刺激器输出电流IR2是当对应的开关SA⑴至SA (η)被启动时流到输出OUT(I)至OUT (η)的电流之和。
[0052]如图4Β进一步所示，耦接晶体管ML(i)和MC⑴对的每个电流镜的公共栅极连接(例如ML⑴和MC⑴的32所示)经对应的和相应的开关SB⑴连接到电压源VS。开关SB(I)至SB (η)的状态由逻辑电路35决定，这样，当刺激电流被导向特定的输出OUT⑴时，逻辑电路35使得开关SA⑴被启动，开关SB⑴被禁用，从而使电流经过晶体管MC⑴被传递至OUT(i)。以相似的方式，当要终止来自特定输出OUT(i)的刺激电流时，逻辑电路35使得开关SA⑴被禁用，开关SB⑴被启动，从而终止(暂停)从OUT(i)传递电流。
[0053]当电流Isink从电压源VS流经电阻器Rl时，在电阻器Rl两端产生电压VR1。与此相似，当总刺激器输出电流IR2从电压源VS流经电阻器R2时，在电阻器R2两端产生电压VR2。当对应开关SA(I)至SA(η)被启动时，运算放大器16的正极输入的电压是在晶体管MC(I)至MC(n)的源极处感测到的电压，并且可被视为公共感测电压。由于与运算放大器16相关联的反馈回路，运算放大器16的正极输入和负极输入处的电压在稳态下将相等，因此电压VR2被强制等于VRl。在稳态下，电流IR2等于所有输出OUT(I)至OUT (η)上传递的输出电流之和。因此，既然VR2 = IR2.R2并且VRl = Isink.Rl, IR2等于Isink.Rl/R2，所需的总电流增益K被定义为IR2/Isink，因此等于R1/R2。因此，设置所需的总电流增益K实际上是选择Rl和R2的值。
[0054]熟知的是，在集成电路中相同面积的电阻器具有比MOSFET更好的匹配特性。对于相同的部分至部分匹配准确性，在本发明的一些应用中使用电阻器在集成电路上需要的面积比使用MOSFET的情况更少。本发明的一些应用带来的额外有益效果与电阻器Rl和R2的构造方式有关。例如，电阻器R2可由多个(Np)并联电阻构成，Rl可由多个(Ns)串联电阻构成。因此，对于电阻器值R，Rl = R.Ns并且R2 = R/Np并且电流增益K = R1/R2 =Ns.Np。对于当Ns = Np = N的情况，电流增益K = N2，所需电阻器总数等于2N(Ns+Np =2N)，因此根据电流增益的电阻器总数量等于2.K1720对于所需的100的电流增益，所需的电阻器的数量为20，而Ml和M2 (见图1)需要总数为101的单独晶体管，因为要匹配并联晶体管，这些晶体管不能串联。当考虑大于实例K= 100的电流增益时，这可能有更大的影响，所节省的管芯面积甚至更大。本发明的一些应用的另一个优点涉及使用本文所公开的与电流增益有关的电阻器值技术，因为实现所需的电流增益准确性通常不需要校正，从而提供了额外的电力和管芯面积节省。
[0055]在实施过程中，晶体管ML⑴和MC⑴被设置为具有1:L的宽度(W)长度(L)之比或W/L比率，并且R3R2之比设为L:1。因此，流经电阻器R3的电流IR3并且因此流经电阻器MS的电流ID4大约等于流经电阻器R2(IR2)的电流除以L，或者等效地，稳态下ID4 =Isink.K/L，因为运算放大器16迫使VR2等于VRl。在这种情况下，电流ID4被明确限定，并且基本上与工艺和温度变化无关。
[0056]在一些应用中，在刺激器电路IlB中实施运算放大器16还有一个新的优点，就是在电路启动期间，也就是说当刺激控制器30发布ANO信号，该信号使得Isink流过从而提供VREF，并且IR2等于零安培时，VRl和VR2之间的电压差值很大，导致运算放大器16的输出电压非常大。然而要注意到，逻辑电路35是在提供VREF之前或者与此同时地被定时，它启动至少一个或多个预先选定的开关SA (i)，该开关SA (i)对应于某个输出OUT (i)，电流被选择为经过该输出OUT (i)传递。结果，运算放大器16驱动源晶体管MS，使其具有大的栅极到源极初始电压，从而产生大的初始漏极电流ID4。继而，对应于所选开关SA (i)的所选晶体管的栅极电压很快下降以快速开启这些晶体管。换句话讲，大的初始电流ID4的形成使所选晶体管MC(i)的大栅极电容快速放电，导致刺激器的开启时间很短。大的初始电流ID4被设计为使所选晶体管MC(i)的所有栅极电容放电。
[0057]这个新的优点在一些应用中可能十分重要，尤其是对于一些情况下的短输出电流脉冲而言。如图5所示，当图3中的刺激控制器30产生如波形51所示的信号ANO并且如波形52所示的电流Isink输出进入基准电流发生器6时，从ANO的上升沿Ton到刺激器(诸如图2B的刺激器)的输出电流lout (i)中的一个之间会有很明显的延迟时间TDlJn波形53所示，这样就不会有短的开启时间。然而，如波形53所示，典型刺激器的关闭时间在ANO的下降沿Toff后之几乎是瞬时的。因此，由1ut(i)产生的输出电流脉冲将从由ANO的脉冲宽度限定的脉冲宽度显著缩短，如图5的波形53所示。如果ANO的脉冲宽度短于TD1，1ut(i)会完全消失。对于具有8个输出和约200uA的总电流输出的典型刺激器设计而言，对于基于图2A的刺激器设计而言，TDl将超过100 μ s ;该设计利用高电压晶体管来实现MC(I)至MC(n)。在这种情况下，假设M(I)和M(2)之间的宽度-长度比率是1:100，单个输出(OUT (2)至OUT (η))的最大输出电流超过25mA。为支持每个输出处的这个最大输出电流，高电压晶体管MC(2)至MC(n)非常大，并且具有很大的栅极到源极电容。对于典型的电流刺激器而言，最短的脉冲通常长于50 μ S0
[0058]图5中的波形54示出本发明的一个非限制性应用的快速开启特性的益处，其在于与图5的波形53中所示的长得多的时间延迟TDl相比，Ton和电流lout (i)上升沿中点之间的时间延迟TD2非常短。
[0059]尽管可以通过调节ANO的脉冲宽度，使其比所需的脉冲宽度长TD1，来补偿电流脉冲的缩短，但延迟时间TDl通常取决于lout (i)的振幅(或水平)和/或进入所有刺激电极的总输出电流IR2。此外，由于工艺的变化，植入不同IC的不同刺激器之间的TDl将会有所不同。因此，很难通过调节ANO的脉冲宽度来正确补偿延迟时间TDl。在一些实施例中，具有能够在一系列输出电流上缩短开启时间的脉冲发生器可能是有利的。例如，在一个实施例中，脉冲发生器可具有小于?ο μ s、5 μ s、2 μ s、l μ s、或任何其他值或中间值、和/或介于约 0.1 和 2 μ s、0.1 和 4 μ s、0.1 和 10 μ s、0.1 和 20 μ s、0.2 和 16 μ s、0.3 和 12 μ s、0.4和8 μ s、0.5和6 μ s、0.5和4 μ s、0.5和2 μ s、0.5和I μ S的开启时间，或任何其他开启时间或中间开启时间。在一些实施例中，可以针对小于100mA、75mA、50mA、25mA、或任何其他值或中间电流、和 / 或介于 50uA 和 100mA、10uA 和 75mA、150uA 和 50mA、200uA 和 25mA、500uA和10mA，或任何其他电流或中间电流的输出电流实现这些开启时间。在一些实施例中，如上述所用，这些输出电流约占所定义的范围的10%。图4B示出了具有短开启时间的电路IlB的一个实施例。在图4B中，对于范围在200uA和25mA之间的总输出电流IR2，并且对于I和8之间的工作输出数量，电路IlB具有在0.5-2 μ s范围内的开启时间。即便没有对ANO脉冲宽度的任何补偿，这个短的开启时间甚至对于50 μ s的最短脉冲宽度也是容许的。
[0060]对于图4Β中所示的实施例而言，运算放大器的频率响应与总电流IR2和开启的输出的数量无关，因为运算放大器的输出只连接到源晶体管MS的栅极