基于修正最小和算法的准循环ldpc码译码方法
【技术领域】
[0001] 本发明属于无线通信领域，特别设计一种准循环LDPC码译码的实现方法，可用于 在通信系统接收端进行译码，对接收到的信息进行纠错，提高通信系统的误码性能。
【背景技术】
[0002] 随着无线通信中，信道条件的更加恶劣，提高通信系统的误比特性能，从而保障信 息的可靠传输显得尤为关键。LDPC码作为具有良好纠错性能的纠错码，被广泛的应用在通 信系统中。
[0003] 低密度奇偶校验码LDPC是一种接近Shannon限的码，其译码算法，是一种基于稀 疏矩阵的并行迭代译码算法。相对于其它接近Shannon限的纠错码运算量更小，并且由于 其结构并行的特点，降低了译码所需要的时间。因此在通信系统应用中，LDPC码更具有优 势。然而实际译码算法在硬件实现时，要耗费大量的存储空间用于相关校验矩阵的存储。其 次，对于码长较长的LDPC码进行译码硬件实现时，若全并行运算，将需要耗费大量的硬件 资源。
[0004] 而准循环低密度奇偶校验码QC-LDPC，是根据系统化构造方法构造的一类非常重 要的LDPC码，日前已经成为面向硬件实现LDPC码研究的热点。根据其准循环的特性，大大 方便了译码阶段的存储器寻址过程。同时，只需要存储校验矩阵的移位次数信息，便可以 利用其准循环特性得到整个校验矩阵的信息，从而降低了存储空间。又根据其准循环的特 性，在译码过程中可以采用按块并行的方式进行迭代更新，降低了硬件的耗费，同时也能够 使译码所耗费的时间在一个较低的水平上，达到一个资源耗费与运算时间花费的一个平衡 点。
[0005] 现有技术在实现准循环LDPC码的译码过程中，首先根据信道获得信道信息，对变 量节点存储单元进行初始化赋值；然后根据修正最小和算法进行校验节点存储单元信息的 更新；其次是对变量节点存储信息进行更新；最后在循环次数达到既定的条件下进行译码 判决。见李示忠《准循环LDPC码编译码的FPGA实现》，第五章 QC-LDPC译码器的FPGA实 现。这种实现方法，对于校验基矩阵的存储仍然需要耗费一定量的存储空间。并且在校验 节点更新过程中，需要找出每个校验节点所获得的传递信息最小值、次小值以及最小值的 位置信息，同时需要根据所有传递信息得到每个校验节点的符号信息，这将耗费大量的硬 件资源，同时实现的复杂度也很大。
【发明内容】
[0006] 本发明的目的在于提出一种基于修正最小和算法的准循环LDPC码译码方法，以 克服上述已有技术的不足，减少硬件实现的资源耗费，降低译码复杂度。
[0007] 为实现上述目的本发明的技术方案如下：
[0008] (1)根据编码应用的校验矩阵H对节点信息存储单元进行寻址：
[0009] I. 1)将校验矩阵H的每一行作为一个校验节点r，每一列作为一个变量节点q，该 校验矩阵H的移位信息为k，扩展倍数为b，行重为c，列重为t ;每一个校验节点包含c个传 递信息存储位置，每一个变量节点包含t个传递信息存储位置，相关的校验节点与变量节 点之间进行信息传递；
[0010] 1. 2)根据校验矩阵H的移位信息k对存储单元进行寻址，即：
[0011] 第a个校验节点获得的传递信息的存储位置为：Locr (a) = (k+a)mod(b);
[0012] 第a个变量节点获得的传递信息的存储位置为：Locq(a) = (b_k+a)mod(b);
[0013] (2)根据信道的I、Q两路信号获得第a个I路信道信息rec_I (a)、Q路信道信息 rec_Q (a)和第a+Ι个I路彳目道彳目息rec_I (a+1)、Q路彳目道彳目息rec_Q (a+Ι)，计算得到第a 个初始似然信息LLR(a)，0 < a彡b ;
[0014] (3)根据第a个初始似然信息LLR (a)，将第a个初始化信息存储为：La= LLR (a)， 将，第a个变量节点qa的所有存储位置的传递信息初始化存储为：Lqa(L〇cq(a)) =LLR(a);
[0015] (4)根据存储的变量节点传递信息更新校验节点传递信息：
[0016] 4. 1)将待更新的第j个校验节点&传递给第i个变量节点qi的信息记为L(r j ; 根据校验矩阵H，获得与校验节点&相关的变量节点的集合R 艮据集合R ,，校验节点&获 取变量节点的传递信息设定一个修正值，记为β ;
[0017] 4. 2)根据获取的变量节点传递信息1从1中依次取出所有符号位的异 或值sign、最小值min和次小值se_min ;
[0018] 4. 3)将最小值min、次小值se_min乘以修正值β进行修正，得到修正后的最小值 cor_min、修正后的次小值cor_se_min ;
[0019] 4.4)将传递信息L(qij)的绝对值与最小值min进行比较：若这两个值相等，则将 校验节点传递Urji)的绝对值IUrji) I更新为修正后的次小值cor_se_min ;否则，IUrji) 更新为修正后的最小值cor_min ;
[0020] 4. 5)将传递信息L(qi])的符号位与所有传递信息的符号位信息sign进行异或， 得到异或值X ;
[0021 ] 4. 6)将校验节点传递信息L (rjl)的符号位更新为异或值X ;
[0022] 4. 7)根据步骤4. 4)、4. 5)、4. 6)，更新校验节点!Tj传递给其它变量节点q r的信息 LCrji.);
[0023] (5)根据存储的校验节点的传递信息L (r]1)，计算得到更新后的第i个变量节点传 递的信息Uqlj)和判决信息L(qi);
[0024] (6)根据判决信息L(qi)进行译码判决：若L(qi)大于0,则判为"1"，否则判为"0"。
[0025] 本发明有如下优点：
[0026] 1)本发明只需根据移位信息k，即可对信息存储单元进行寻址。不再存储校验矩 阵信息H，降低了存储空间。
[0027] 2)本发明在校验节点信息的更新过程中，只需通过一次比较得到传递信息绝对值 的最小值、次小值和符号位，直接用于校验节点传递信息的更新，降低了实现复杂度，减少 了硬件资源的消耗。
【附图说明】
[0028] 图1是本发明的实现流程图；
[0029] 图2是本发明中校验节点信息更新过程的子流程图；
[0030] 图3是本发明中变量节点信息更新过程和译码输出过程的子流程图。
【具体实施方式】
[0031] 参照图1，本发明实现步骤如下：
[0032] 原始信息用已知校验矩阵H进行编码，将编码信息进行调制，送入信道，在接收端 进行解调后，开始译码。
[0033] 步骤1 :根据编码应用的校验矩阵H对节点信息存储单元进行寻址。
[0034] I. 1)将已知校验矩阵H的每一行作为一个校验节点r，每一列作为一个变量节点 q，该校验矩阵H的移位信息为k，扩展倍数为b，行重为c，列重为t ;每一个校验节点包含 c个传递信息存储位置，每一个变量节点包含t个传递信息存储位置，相关的校验节点与变 量节点之间进行信息传递；
[0035] 1. 2)根据校验矩阵H的移位信息k对存储单元进行寻址，即：
[0036] 第a个校验节点获得的传递信息的存储位置为：Locr (a) = (k+a)mod(b);
[0037] 第a个变量节点获得的传递信息的存储位置为：Locq(a) = (b_k+a)mod(b)。
[0038] 步骤2 :根据信道的两路信号I、Q计算获得初始似然信息。
[0039] 以高斯最小相移键控GMSK调制信号为例。根据I路信道获得第a个I路信道信 息rec_I (a)和第a+Ι个I路信道信息rec_I (a+Ι);根据Q路信道获得第a个Q路信道信 息rec_Q(a)和第a+Ι个Q路信道信息rec_Q(a+l);
[0040] 按照下式计算得到第a个初始似然信息LLR(a)，0 < a彡b :
[0041 ] LLR(a) = rec_I(a)X rec_Q(a+1)-rec_I(a+1)X rec