用于电压调节器的脉冲宽度模块化的制作方法
【专利说明】用于电压调节器的脉冲宽度模块化
【背景技术】
[0001 ] 用于电压调节器的数字控制实施方式具有由输入数字字产生占空比脉冲的数字 PWM(脉冲宽度调制器）。该DPffM(数字脉冲宽度调制器）传统上包括延迟线路和计数器以 实现面积与功率的最佳折中方案。DPffM还包括一些异步逻辑单元，以创建PffM(脉冲宽度调 制）脉冲并且异步逻辑单元的存在将意味着更多的验证和确认，以确保PWM脉冲是单调的 并且随输入数字字均匀地变化。然而，传统的方案并不满足向高频应用（例如，IOOMHz或更 高）扩展的需要，在所述高频应用中，时间量化的分辨率小于给定过程节点的单次缓冲。
【附图说明】
[0002] 根据下文给出的【具体实施方式】、并且根据本公开内容的各种实施例的附图，本公 开内容的实施例将得到更充分的理解，然而，【具体实施方式】和附图不应被看作将本公开内 容限制于具体实施例，而是仅用于解释和理解。
[0003] 图1是根据本公开内容的一个实施例的具有数字控制的脉冲宽度调制（PffM)信号 的电压调节器。
[0004] 图2A是根据本公开内容的一个实施例的用于产生数字控制的PffM信号的具有相 位内插器（PI)的延迟锁相环（DLL)。
[0005] 图2B是根据本公开内容的一个实施例的用于使用双边沿调制对PffM信号进行占 空比调节的具有DLL和PI的电路。
[0006] 图3是根据本公开内容的一个实施例的用于使用由图2A产生的输出来产生数字 控制的PffM信号的逻辑单元。
[0007] 图4是根据本公开内容的一个实施例的具有用于产生数字控制的PffM信号的装置 的智能设备或计算机系统或SoC(片上系统）。
【具体实施方式】
[0008] 实施例描述了具有高脉冲宽度调制分辨率（例如，Ips)的高频（例如，大于或等 于IOOMHz的频率）数字控制的架构。实施例使用延迟锁相环（DLL)、计数器、和相位内插器 (PI)的组合来实现用于对电压调节的精细控制的高分辨率。
[0009] DPffM的分辨率，即DPffM可以对桥式晶体管的工作时间（on-time)做出的最小改变 确定了输出电压中的可以控制的最小步长。例如，为在500MHz的开关频率下（即，1/Tsw) 针对I. 8V输入电压（Vin)以5mV (AVout)的步长控制电压调节器的输出电压Vout，DPffM 的时间分辨率被计算为：
[0011] 实现5. 5ps的间隔尺寸的PffM占空比控制来以5mV的步长调节Vout不能用传统 的模拟或数字PWM来实现。实施例可以实现PWM占空比控制的更精细的间隔尺寸，以用于 对Vout的更精细的调节（即，取决于PffM占空比的电压调节器的输出）。实施例可以用于 使用PWM信号的任何电压调节器（例如，降压调节器、升压调节器、以及其它开关调节器）。 实施例不限于电压调节器，但是可以用于使用PWM信号的任何电路。
[0012] 在以下描述中，对许多细节进行了讨论以提供对本公开内容的实施例更加全面的 解释。然而，对于本领域技术人员显而易见的是，可以在没有这些具体细节的情况下实践本 公开内容的实施例。在其它实例中，以框图的形式而不是以具体细节的形式示出了公知的 结构和设备，以避免使本公开内容的实施例难以理解。
[0013] 要注意，在实施例的相对应的附图中，用线表示信号。一些线可以较粗，以指示更 多成分的信号路径，和/或一些线可以在一端或多端上具有箭头，以指示主要信息流动方 向。这种指示并不是要进行限制。事实上，结合一个或多个示例性实施例来使用这些线以便 于更容易理解电路或逻辑单元。由设计需要或偏好决定的任何所表示的信号实际上可以包 括可以在任一方向上行进并且可以用任何适合类型的信号方案来实施的一个或多个信号。
[0014] 贯穿整个说明书并且在权利要求书中，术语"连接"表示在没有任何中间设备的情 况下的连接的物体之间的直接电连接。术语"耦合"表示连接的物体之间的直接电连接或 通过一个或多个无源或有源中间设备的间接连接。术语"电路"表示被布置为相互合作以 提供所需功能的一个或多个无源和/或有源部件。术语"信号"表示至少一个电流信号、电 压信号或数据/时钟信号。"一"、"一个"和"所述"的含义包括多个引用。"在……中"的含 义包括"在……中"和"在……上"。
[0015] 术语"缩放"通常指的是将设计（方案和布局）从一种工艺技术转换为另一种工 艺技术。术语"缩放"通常还指的是在同一个工艺节点内缩小布局和设备的尺寸。术语"缩 放"还可以指的是相对于另一个参数（例如，电源电平）来调节（例如，减慢）信号频率。 术语"大体上"、"接近"、"近似"、"附近"、和"大约"通常指的是在目标值的+/-20 %内。
[0016] 除非另外规定，否则用于描述共同的对象的序数词"第一"、"第二"和"第三"等的 使用仅指示指代相同对象的不同实例，并且不是要暗示所描述的对象必须采用时间上、空 间上的给定顺序、排名或任何其它方式。
[0017] 出于实施例的目的，晶体管是包括漏极、源极、栅极、和体端子的金属氧化物半导 体（MOS)晶体管。晶体管还包括三栅极和鳍式场效应晶体管、栅极全包围圆柱体晶体管、 或实施晶体管功能的其它器件，例如碳纳米管或自旋电子器件。源极端子和漏极端子可以 是相同的端子并且在本文中可以互换地使用。本领域中的技术人员将领会，在不脱离本 公开内容的范围的情况下，可以使用其它晶体管，例如双极结型晶体管一一BJT PNP/NPN、 BiCMOS、CMOS、eFET等。术语"MN"指示η型晶体管（例如，NMOS、NPN BJT等），并且术语 "ΜΡ"指示ρ型晶体管（例如，PMOS、PNP BJT等）。
[0018] 图1是根据本公开内容的一个实施例的具有数字控制的PffM信号的电压调节器 (VR) 100。在一个实施例中，VR 100包括数字控制器101、与PI102耦合的DLL、逻辑单元 103、电桥104、电感器L、与负载105耦合的负载电容器Cload。
[0019] 在一个实施例中，控制器101监测输出电压Vout并且引起对PffM信号的占空比的 经由多路复用器控制（Mu X_Ctlr)信号的调节。在一个实施例中，MuX_Ctlr由多路复用器接 收，所述多路复用器与框102中的DLL的延迟线路耦合。在这种实施例中，多路复用器从延 迟线路（通过使用参考时钟信号进行延迟锁相）中选择抽头。在一个实施例中，从延迟线 路中选择的抽头是粗延迟信号，所述粗延迟信号随后被102中的PI使用以向粗延迟信号中 加入精细延迟。在一个实施例中，PI的输出是周期信号PWM_clk，所述周期信号PWM_clk的 至少一个边沿（例如，上升沿）具有精细的延迟调节。在一个实施例中，该周期信号（即， PWM_clk)被逻辑单元103使用以产生PffM信号。在一个实施例中，逻辑单元103包括用于 产生PffM信号的置位-复位（SR)锁存器（参考图3所述）。
[0020] 在一个实施例中，PffM信号由电桥104接收，所述电桥104包括高侧开关驱动器和 低侧开关驱动器以驱动电流穿过电感器L，从而产生输出电压Vout。电桥104接收未经调 节的输入电压Vin并且根据PffM信号的占空比产生经调整的输出电压Vout。在该实施例 中，可以通过由精细的时间延迟（例如，Ips)调节PffM信号的占空比来由精细的步长（例 如，5mV)调节Vout。在一个实施例中，负载105是处理器。在其它实施例中，负载105可以 是任何逻辑单元或功能块。在一个实施例中，VR 100在处理器内的管芯上。在其它实施例 中，VR 100是管芯外的独立部件。实施例可应用于需要PffM信号的任何电路。例如，降压 转换器、升压转换器、降压-升压转换器、扩频电路等。
[0021] 图2A是根据本公开内容的一个实施例的用于产生数字控制的脉冲宽度调制信号 的具有DLL和PI的电路200。要指出的是，图2A的具有与任何其它附图的元件相同的附图 标记（或名称）的那些元件可以以类似于所描述的方式的任何方式来操作或运行，但并不 限于此。
[0022] 在一个实施例中，电路200包括延迟线路201、相位比较器202、多路复用器203、相 位内插器（PI)P1、P2、和P3、相位比较器204、校准单元205。在一个实施例中，延迟线路201 包括"η"个延迟级dl-dn(其中，"η"是大于1的整数）。在一个实施例中，延迟级dl接收 来自调节延迟级d0的输入，即延迟级dl将节点n0处的输入信号的斜率调整为与延迟线路 201的节点nl上的斜率相似。在一个实施例中，延迟级d0接收输入时钟"ck-sys"并且将 其缓冲到延迟级dl作为"ck_dll"（还被称作Clk)。在一个实施例中，延迟级d0的输出在 节点n0处被可调节的电容负载C加载。在一个实施例中，可调节的电容负载C具有与延迟 线路201的其它电容器C相同的电容设置。
[0023] 在一个实施例中，每个延迟级的输出与可调节的电容负载C耦合。例如，延迟级dl 的输出节点nl与电容器C耦合；延迟级d2的输出节点n2与电容器C耦合，依此类推。在 一个实施例中，根据相位比较器202的输出Up/dn_dll由校准单元205调节电容器C的