节第五电容C5的充电时间常数，亦即第三电位器r7的值便可以控制延迟时间。延时电路二和延时电路三与延时电路一的内部结构完全相同，并分别由第四电位器札。和第五电位器R 13控制延迟时间。延时电路一、延时电路二和延时电路三依次串联，即第五施密特触发器U5的输出端连接第六施密特触发器1]6的输入端，第七施密特触发器U 7的输出端连接第八施密特触发器U s的输入端。
[0028]所述的双脉冲发生电路按照信号流经的先后顺序分为与非逻辑电路和滤波电路；与非逻辑电路和滤波电路依次串联。所述的双脉冲发生电路能够输出单脉冲信号，单脉冲信号和双脉冲信号通过第二开关S2切换。
[0029]图5所示为与非逻辑电路和滤波电路的原理图，与非逻辑电路由三路与非门U12、U13、U14和第二开关S 2构成，第二开关S 2的两个输入端分别连接第二与非门U 13的输出端和电源模块1(^的输出端，实现单脉冲信号和双脉冲信号的切换；第一与非门U 12的两个输入端分别连接第三与非门ui4的输出端和第二开关S 2的输出端；第二与非门u 13的两个输入端分别连接延时电路一中的第四施密特触发器u4的输出端和第五施密特触发器U 5的输出端；第三与非门U14的两个输入端分别连接延时电路三中的第八施密特触发器1]8的输出端和第九施密特触发器u9的输出端；所以，信号A、B、C、D分别对应信号P 12、P13、P32、P33，VH指高电平信号。第一与非门U12的输出端连接第十施密特触发器U i。的输入端，第十施密特触发器A。的输出端连接第i^一施密特触发器U ^的输入端，第i^一施密特触发器U ^的输出端输出双脉冲信号；第十施密特触发器Α。和第^^一施密特触发器U η串联构成滤波电路。
[0030]图6a、图6b所示为本发明工作过程中的信号简图，图中仅分析了非周期性脉冲的情况，周期性脉冲情况下只是这个简图的重复，生成的是周期性的双脉冲信号或周期性的单脉冲信号。
[0031]设第一开关Si连接到非周期性脉冲发生电路。单个脉冲信号经过反相电路输入到延时电路一，即信号P11;经过第四施密特触发器U 4产生信号P 12，即图5中的信号A ;再经过第五施密特触发器1]5产生信号P 13，即图5中的信号B。信号B输入到延时电路二，产生信号P23，P23与信号B同相，只是时间上滞后。P23输入到延时电路三，经过第八施密特触发器队产生信号P 32，即图5中信号C ;再经过第九施密特触发器1]9产生信号Ρ 33,即图5中信号D。信号A与非信号B，产生信号E ;信号C与非信号D，产生信号F ;第二开关S2接到第二与非门U13的输出端，信号E与非信号F，产生双脉冲信号；第二开关S 2接到电源模块IC i的输出端，高电平信号VH与非信号F，产生单脉冲信号。
[0032]图6a和图6b所示，双脉冲信号首个脉冲的脉宽取决于B相对于A的延时，即由第三电位器&进行调节；双脉冲信号脉冲间的间隔取决于P 23相对于B的延时，即由第四电位器R1(]进行调节；双脉冲信号第二个脉冲的脉宽，亦即单脉冲信号的脉宽，取决于D相对于C的延时，即由第五电位器R13调节。
[0033]按照上述技术方案，本发明双脉冲发生器一个实施例的电容、电阻等无源器件采用如下参数，第一电容(^为InF，第二电容C 2为3.3uF，第三电容C 3为0.0luF，第四电容(:4为3.3uF，第五电容C 5为InF，第六电容C 6为InF，第七电容C 7为560PF ;第一电阻R:为lk Ω，第三电阻私为4.7k Ω，第五电阻R 5为5.1k Ω，第六电阻R 6为330 Ω，第八电阻R 8为
5.1k Ω，第九电阻&为330 Ω，第^^一电阻R 2k Ω，第十二电阻R 12为330 Ω ;第一电位器&为0?500k Ω，第二电位器R 4为0?470k Ω，第三电位器R 7为0?500k Ω，第四电位器Ri。为0?50k Ω，第五电位器R 13为0?50k Ω。双脉冲发生器参数如下:
[0034](1)周期性输出条件下，频率1?100Hz可调；
[0035](2)双脉冲首个脉冲脉宽，3?238us可调；
[0036](3)双脉冲第二个脉冲脉宽，亦即单脉冲脉宽，1?14us可调；
[0037](4)脉冲间隔，3?25us可调。
[0038]修改延时电路中电阻、电容和电位器的值可以很方便地修改双脉冲信号的基本参数，以满足不同的应用需求，可扩展性很强。
【主权项】
1.一种可调脉宽的双脉冲发生器，其特征在于，所述的双脉冲发生器包括单脉冲发生电路、延时电路和双脉冲发生电路；单脉冲发生电路产生周期性或非周期性的单脉冲信号；单脉冲信号输入到延时电路，产生4路单脉冲信号；4路单脉冲信号输入到双脉冲发生电路，产生双脉冲信号；所述的单脉冲发生电路包含非周期性脉冲发生电路和周期性脉冲发生电路；非周期性脉冲发生电路的输出端口和周期性脉冲发生电路的输出端口并联，通过第一开关S:切换。2.按照权利要求1所述的可调脉宽的双脉冲发生器，其特征在于，所述的非周期性脉冲发生电路由复位开关电路和单稳态触发器构成；复位开关电路中，复位开关S与第一电容Ci并联，复位开关S的一端连接νεε，复位开关S的另一端串接第一电阻&接地，并连接到第一施密特触发器仏的输入端；单稳态触发器中，定时器1(:2的8脚接电源νεε，4脚接高电平，6脚通过第二电容C2接地，并通过第一电位器R 2接电源V cc^ 5脚通过第三电容C3接地，7脚悬空，2脚接第一施密特触发器仏的输出端作为触发信号的输入端，3脚为输出引脚。3.按照权利要求1所述的可调脉宽的双脉冲发生器，其特征在于，所述的周期性脉冲发生电路中，第三电阻R3、第二电位器R4和第四电容C 4串联构成RC延时电路；第二施密特触发器1]2的输入端连接第四电容C 4，第二施密特触发器1]2的输出端连接第三电阻R 3。4.按照权利要求1所述的可调脉宽的双脉冲发生器，其特征在于，所述第一开关S^勺一个输入端连接定时器1(:2的3脚，另一输入端连接第二施密特触发器U2的输出端，实现周期性信号和非周期性信号的切换。5.按照权利要求1所述的可调脉宽的双脉冲发生器，其特征在于，所述的延时电路按照信号流经的先后顺序分为反相电路、延时电路一、延时电路二和延时电路三；反相电路、延时电路一、延时电路二和延时电路三依次串联；反相电路由第三施密特触发器队构成；第三施密特触发器队的输入端连接第一开关S:的输出端，将输入信号滤波并反相；延时电路一、延时电路二和延时电路三的结构相同； 延时电路一中，第四施密特触发器u4的输入端连接反相电路中第三施密特触发器U 3的输出端，第四施密特触发器u4的输出端连接第一二极管阴极；第三电位器R7、第五电阻R5和第六电阻R 6、第五电容C5依次串联构成RC延时电路，延时时间由第三电位器R 7调节；第一二极管Di的阳极和第五施密特触发器U5的输入端相连，并连接到第五电阻1?5和第六电阻R6的连接点上；延时电路二和延时电路三的结构与延时电路一的结构相同，并分别由第四电位器&。和第五电位器R13控制延迟时间；第五施密特触发器U5的输出端连接第六施密特触发器1]6的输入端，第七施密特触发器U 7的输出端连接第八施密特触发器U s的输入端。6.按照权利要求1所述的可调脉宽的双脉冲发生器，其特征在于，所述的双脉冲发生电路按照信号流经的先后顺序分为与非逻辑电路和滤波电路；与非逻辑电路和滤波电路依次串联；与非逻辑电路由三路与非门u12、U13、U14和第二开关S 2构成，第二开关s 2的两个输入端分别连接第二与非门u13的输出端和电源模块1C 4勺输出端，实现单脉冲信号和双脉冲信号的切换；第一与非门U12的两个输入端分别连接第三与非门U 14的输出端和第二开关s2的输出端；第二与非门U13的两个输入端分别连接延时电路一中的第四施密特触发器1]4的输出端和第五施密特触发器1]5的输出端；第三与非门U 14的两个输入端分别连接延时电路三中的第八施密特触发器1]8的输出端和第九施密特触发器U 9的输出端；第一与非门U 12的输出端连接第十施密特触发器I。的输入端，第十施密特触发器u i。的输出端连接第i^一施密特触发器un的输入端，第^^一施密特触发器υ η的输出端输出双脉冲信号；第十施密特触发器υ:。和第^^一施密特触发器υ η串联构成滤波电路。7.按照权利要求1所述的可调脉宽的双脉冲发生器，其特征在于，所述的双脉冲发生电路能够输出单脉冲信号，单脉冲信号和双脉冲信号通过第二开关S2切换。
【专利摘要】一种可调脉宽的双脉冲发生器，其特征在于，所述的双脉冲发生器包括单脉冲发生电路、延时电路和双脉冲发生电路；单脉冲发生电路产生周期性或非周期性的单脉冲信号；单脉冲信号输入到延时电路，产生4路单脉冲信号；4路单脉冲信号输入到双脉冲发生电路，产生双脉冲信号；所述的单脉冲发生电路包含非周期性脉冲发生电路和周期性脉冲发生电路，非周期性脉冲发生电路的输出端口和周期性脉冲发生电路的输出端口并联，通过一路开关切换；所述的双脉冲发生器也可输出单脉冲信号，单脉冲信号和双脉冲信号通过另一路开关切换。
【IPC分类】H03K7/08
【公开号】CN105306026
【申请号】CN201510745579
【发明人】李磊, 宁圃奇, 孟金磊, 温旭辉
【申请人】中国科学院电工研究所
【公开日】2016年2月3日
【申请日】2015年11月5日