S晶体管MN1，两条相同长度的传输线组成的耦合线XM1，一个 反馈电容C2, 一个隔直电容C1，一个偏置电阻R1 ;各器件的连接关系如下：NM0S晶体管丽1 的源端接地GND，漏端与耦合线XM1当中一条传输线的一端L1连接，并连接到本级的输出 端，该条传输线的另一端L2连接电源VDD，耦合线XM1当中另一条传输线与L2同侧的一端 L3连接电源VDD，而与L1同侧的一端L4连接反馈电容C2的一端，反馈电容的另一端连接 NM0S晶体管丽1的栅端，并同时与隔直电容C1和偏置电阻R1的一端相连，C1的另一端接 电路的输入端RFin，R1的另一端接偏置电压Vbias。
[0022] 第二级：包括一个NM0S晶体管丽2,两条相同长度的传输线组成的耦合线XM2, 一 个反馈电容C4, 一个隔直电容C3, 一个偏置电阻R2 ;各器件的连接关系如下：NM0S晶体管 MN2的源端接地GND，漏端与耦合线XM2中一条传输线的一端L1连接，并连接到本级的输出 端，该条传输线的另一端L2连接电源VDD，耦合线XM2中另一条传输线与L2同侧的一端L3 连接电源VDD，而与L1同侧的一端L4连接反馈电容C4的一端，反馈电容C4的另一端连接 NM0S晶体管丽2的栅端，并同时与隔直电容C3和偏置电阻R2的一端相连，C3的另一端接 本级的输入端，R2的另一端接偏置电压Vbias。
[0023] 第三级：包括一个NM0S晶体管丽3,两条相同长度的传输线组成的耦合线XM3, 一 个反馈电容C6, 一个隔直电容C5, 一个偏置电阻R3。各器件的连接关系如下：NM0S晶体管 丽3的源端接地GND，漏端与耦合线XM3中一条传输线的一端L1连接，并连接到该电路的输 出端RFout，该条传输线的另一端L2连接电源VDD，耦合线XM3中另一条传输线与L2同侧 的一端L3连接电源VDD，而与L1同侧的一端L4连接反馈电容C6的一端，反馈电容的另一 端连接NM0S晶体管丽3的栅端，并同时与隔直电容C5和偏置电阻R3的一端相连，C5的另 一端接本级的输入端，R3的另一端接偏置电压Vbias。
[0024] 级间匹配网络：本实施例包括两个级间匹配网络，均为利用三段传输线构成的T 型结组成匹配网络。其中连接在第一、二级放大电路的匹配网络由三段传输线T1、T2、T3构 成，其中，传输线Τ1的一端接第一级的输出端，另一端与传输线Τ2和Τ3的一端相连，Τ2的 另一端接VDD，Τ3的另一端接第二级的输入端；连接在第二、三级放大电路的匹配网络由三 段传输线Τ4、Τ5、Τ6构成，其中，传输线Τ4的一端接第二级的输出端，另一端与传输线Τ5和 Τ6的一端相连，Τ5的另一端接VDD，Τ6的另一端接第三级的输入端。
[0025] 为了验证本发明提出的基于传输线耦合效应电压反馈中性化的毫米波频段放大 器的正确性和实效性，本实施例采用65nm CMOS工艺针对工作在60GHz毫米波段的三级低 噪声放大器进行了仿真验证。本实施例中各个元件的参数通过表1列出。
[0026] 表 1
[0027]
[0028] 以上实施例中的低噪声放大器的S参数和噪声系数的仿真结果如图3和图4给 出。图3中的三条曲线分别代表本实施例低噪声放大器的各级S参数（S21，S11，S22)随频 率变化的曲线，图4中的两条曲线分别代表本实施例噪声系数NF和最小噪声系数NFmin随 频率变化的曲线。
[0029] 从结果来看，本发明提出的基于传输线耦合效应电压反馈中性化技术所实现的低 噪声放大器的增益S21在60GHz处最大为22dB，3dB带宽5. 2GHz，噪声系数最低值为5. 3dB， 功耗23mW，并且仿真中该低噪声放大器的稳定性因子Kf最低值大于3000,该放大器结构无 条件稳定。相比于同类放大器，本实施例在实现高增益的同时，有较优的噪声系数，较低的 功耗，并且由于传输线布线的灵活性，不用引入占用较大面积的变压器，从而减小了面积， 节约了成本。以上实施例验证了本发明的正确性和实效性。
[0030] 总之，以上所述仅为本发明在具体CMOS工艺下与具体60GHz射频波段下低噪声放 大器的验证实例而已，并非用于限定本发明的保护范围。
【主权项】
1. 一种基于传输线耦合效应电压反馈中性化的毫米波频段放大器，其特征在于，该放 大器组成电路包括：一个NMOS晶体管，两条相同长度的传输线组成的耦合线，一个反馈电 容，一个隔直电容，一个偏置电阻，其中，NMOS晶体管的源端接地，NMOS晶体管的漏端与耦 合线中第一条传输线的第一端（L1)连接，并连接到该放大器的输出端，该第一条传输线的 第二端（L2)连接电源，耦合线中第二条传输线与第一条传输线的第二端（L2)同侧的一端 (L3)连接电源，而第二条传输线与传输线第一端（L1)同侧的一端（L4)连接反馈电容的 一端，反馈电容的另一端连接NMOS晶体管的栅端，并同时与隔直电容和偏置电阻的一端相 连，隔直电容的另一端接该放大器的输入端，偏置电阻的另一端接偏置电压。2. 如权利要求1所述放大器，其特征在于，还包括与该放大器电路级联的多个放大器 电路，相邻两级电路之间通过匹配网络相连。3. 如权利要求2所述放大器，其特征在于，所述为由三段传输线（T1、T2、T3)构成的T 型结组成匹配网络；其中，第一传输线（Τ1)的一端接前一级放大器电路的输出端，另一端 同时与第二传输线（Τ2)和第三传输线（Τ3)的一端相连，第二传输线（Τ2)的另一端接，第 三传输线（Τ3)的另一端接后级一级放大器电路的输入端。
【专利摘要】本发明公开基于传输线耦合效应电压反馈中性化的毫米波频段放大器，属于射频与毫米波集成电路设计领域，包括：一个NMOS晶体管，两条相同长度的传输线组成的耦合线，一个反馈电容，一个隔直电容，一个偏置电阻。其中，NMOS晶体管的源端接地，NMOS晶体管的漏端与耦合线中一条传输线的L1端连接，并接到该电路的输出端，该传输线的L2端连接电源，耦合线中另一条传输线与L2同侧的一端连接电源，而与L1同侧的一端连接反馈电容的一端，反馈电容的另一端连接NMOS晶体管的栅端，并同时与隔直电容和偏置电阻的一端相连，隔直电容的另一端接该电路的输入端，偏置电阻的另一端接偏置电压。该放大器可提高增益，改善稳定性，降低噪声和功耗，减小芯片面积，节约成本。
【IPC分类】H03F1/26, H03F3/45
【公开号】CN105375886
【申请号】CN201510856833
【发明人】张雷, 陈源, 王燕
【申请人】清华大学
【公开日】2016年3月2日
【申请日】2015年11月30日