一端，中压驱动信号Q1和高压驱动信号Q5接于高速高压推挽电路低压端耦合电容的另一端；
[0038]4.3)高速高压推挽电路输出具有Ins快速下降沿和Ins快速上升沿、幅度为-200V至+50V的方波信号。
[0039]上述外部触发信号的脉冲宽度等于输出宽度加8ns，幅值为3_5V。
[0040]本发明与现有技术相比，有益效果:
[0041]1、本发明主要基于分级分路驱动替代现有单路单级或单路多级驱动。对脉冲的前沿和后沿分别多级加速驱动，克服现有方式产生前后沿不快的缺点【现有方式大于Ins ;本发明沿小于Ins】；高压脉冲成形单元的高压端和低压端的导通和截止分别驱动，克服现有方式产生脉宽不窄及重频不高的缺点【现有方式最小脉宽8ns，重频百K赫兹；本发明最小脉宽小于3ns，重频3M赫兹】;维持高压端导通与截止、维持低压端导通与截止分别驱动，克服现有方式脉冲不能太宽的缺点【现有方式最宽只能到几百微秒；本发明能到直流】。
[0042]2.本发明提供的基于MOSFET实现的分级驱动的紧凑型高压门控脉冲发生器，集成低、中、高压电源转换和脉冲形成，由输入信号控制触发，输出的高压脉冲信号宽度与输入触发信号相关，其输出幅度+50V?-200V，输出脉冲宽度3ns?DC可调，脉冲状态时最高重复频率3.3MHzo
[0043]3.本发明适用于像增强器的光阴极，且可以作为大幅度高压信号源应用。
[0044]4.本发明采用单12V电源通过DC-DC方式产生+50V和-200V直流电源，实现了电源的紧凑型和小型化。
[0045]5.本发明采用母版背子板的结构设计，实现了发生器的小型化。
【附图说明】
[0046]图1为门控脉冲发生器原理框图；
[0047]图2为门控脉冲发生器信号流向图；
[0048]图3为驱动时序；
[0049]图4为D触发器构成的单稳态脉冲宽度调节电路；图4 (a)电路上电时D、S端为1电平时的调节电路图，4(b)为利用触发信号的下降沿产生脉冲时的调节电路图；
[0050]图5为次级驱动产生单元加速电路，其中:图5(a)为低压端；图5(b)为高压端；图5(c)为低压端；图5(d)为高压端；
[0051]图6为次级驱动产生单元维持电路；图6(&)维持高压脉冲成形单元中开关管导通的电路图，图6(b)维持高压脉冲成形单元中开关管截止的电路图；
[0052]图7为高速高压脉冲输出成型电路图；
[0053]图8为3ns宽度门控信号；
[0054]图9为50ms宽度门控信号；
[0055]图10为3.3MHz3ns脉宽重频门控信号。
【具体实施方式】
[0056]以下结合附图对本发明做详细说明。
[0057]图1为门控脉冲发生器原理框图，包括电源输入单元、触发输入单元、初级驱动产生单元、加速和维持MOSFET开关的次级驱动产生单元、高压脉冲成形单元；电源输入单元包括12V直流电源和DC/DC电路，用于将12V直流电源变换成5V、50V、-200V直流电源；触发输入单元包括外部触发接口和匹配电路；外部触发接口用于连接由计算机或信号源；匹配电路用于阻抗匹配；初级驱动产生单元包括8通道缓冲电路、14个单稳态电路、4个缓冲电路；8通道缓冲电路输出8路信号，其中两路信号Sl、S2直接输出至次级驱动；两路信号S7、S8分别通过一个单稳态电路后直接输出至次级驱动；另外四路信号S3、S4、S5、S6分别依次通过三个单稳态电路和1个缓冲电路；加速和维持MOSFET开关的次级驱动产生单元包括2路推挽电路和4路单管MOSFET开关电路；初级驱动产生单元的四路信号S1、S2、S7、S8直接输出至4路单管开关电路，另外四路信号S3、S4、S5、S6分成两组分别送入各自的推挽电路；高压脉冲成形单元包括推挽电路，推挽电路包括高压端电容和低压端电容；Q4接于推挽电路高压端親合电容的一端，Q2和Q6接于推挽电路高压端親合电容的另一端；Q3接于推挽电路低压端耦合电容的一端，Q1和Q5接于推挽电路低压端耦合电容的另一端；5V直流电源送入初级电路，50V直流电源和-200V直流电源分别送入次级电路和成型电路。
[0058]触发输入信号在初级产生8路TTL脉冲信号:取决于触发信号宽度的维持导通S1和截止信号S2 ;触发信号前沿利用D触发器构成单稳态电路，产生加速次级驱动导通所需的前沿S3和后沿脉冲S4、S7 ;触发信号后沿利用D触发器构成单稳态电路，产生加速次级驱动截止所需的前沿S5和后沿脉冲S6、S8 ;S1经过次级驱动产生中压驱动信号Q1，维持低压端电路中的MOSFET管的导通；S2经过次级驱动产生中压驱动信号Q2，维持高压端电路中的MOSFET管的截止；S3和S4经过次级驱动产生中压驱动信号Q3，加速低压端电路中的MOSFET管的导通；S5和S6经过次级驱动产生中压驱动信号Q4，加速高压端电路中MOSFET管的截止，S7和S8经过次级驱动产生中压驱动信号Q5、Q6 ;高速高压脉冲成形开关组在Ql、Q2、Q3、Q4、Q5、Q6驱动下输出高速高压门控信号。信号关系如图3所示。
[0059]初级驱动需要产生8路TTL信号，其中维持导通和截止的2路信号直接由触发信号倒相后驱动次级驱动电路；其它加速导通和截止的6路信号，利用高速D触发器构成如图4所示电路调节脉冲宽度。图4(a)电路上电时D、S端为1电平，处于稳定状态，Q1 = 0，Q = 1，此时通过二极管D对电容C充电，R端高电平，触发信号到来时，即CLK = 1(上升沿)，触发器翻转，工作于单稳状态，Q1 = 1，Q = 0，R端电容C的电荷经电阻R泄放，当电容电荷放完，R端为低电平，触发器恢复稳定状态，Q1 = 0，Q = 1。至此，Q端产生正脉冲，其正峰时间由电阻R和电容C的大小决定；Q产生相反的输出脉冲。触发器等待下一个触发循环。当利用触发信号的下降沿产生脉冲时，需要将CLK倒相后输到触发器的CLK端，如图4(b)所示。
[0060]加速高压脉冲成形单元中开关管导通和截止的次级驱动设计采用如图5所示电路原理图。图5a为脉冲成形级的低端驱动，由高速P沟道和N沟道MOSFET对管组成开关组，将P沟道管用在高端，N沟道管用在低端。初始时P沟道和N沟道MOSFET均截止，电容左端电压为0V，S4触发P沟道管导通，负载端的脉冲形成一个快速上升边沿。经过所需脉冲宽度延时后，P沟道管截止且S3触发N沟道管导通，电容C快速放电至0V，此时输出端脉冲形成一个快速下降的边沿。因此，在输出端产生了一个具有双快沿的中高压正脉冲，幅值为0V?50Vo
[0061 ] 图5b为脉冲成形级的高端驱动，初始时P沟道和N沟道MOSFET均截止，电容C被充电至电源电压50V。触发信号经驱动电路控制P沟道和N沟道管的导通与关断。当S5触发N沟道管导通时，电容左端电压拉至0V，由于电容两端电压不能突变，负载端的脉冲形成一个快速下降边沿。经过所需脉冲宽度延时后，S6触发P沟道管导通且N沟道管截止，电容C快速充电至50V，此时输出端脉冲形成一个快速上升的边沿。因此，在输出端产生了一个具有双快沿的中高压负脉冲，幅值为50V?0V。
[0062]维持高压脉冲成形单元中开关管导通和截止的次级驱动直接采用初级驱动单MOSFET管，如图6所示。
[0063]图7为高压脉冲形成原理图，由高速高压P沟道和N沟道对管MOSFET组成开关组，将P沟道管用在高压端，N沟道管用在低压端。初始时P沟道管导通和N沟道管截止，脉冲输出50V。触发信号Q4、Q5经驱动电路控制P沟道管关断和N沟道管导通。当P沟道管截止和N沟道管导通时输出电压拉至-200V，由于负载电容两端电压不能突变，负载端的脉冲形成一个快速下降边沿。经过脉冲宽度延时后，触发信号Q3、Q6加速P沟道管导通和N沟道管截止时输出电压50V，此时负载端脉冲形成一个快速上升的边沿。因此，在负载端产生了一个具有双快沿的高压脉冲，幅值为50V?-200V。当脉冲宽度较宽或为直流时，直接由Q1、Q2维持导通和截止。
[0064]为了实现发生器的紧凑型，采用一个12V电源供电，本发明采用低压差线性电压调节器实现5V，通过DC-DC转换得到50V电源和-200V。电路板采用层叠式结构设计，两块DC-DC子板层叠在母板上，母板采用四层设计，顶层放置低压电源转换器件和背子板，中间为电源分割层和地，底层为初级脉冲产生、次级驱动和脉冲成形电路。图8为发生器输出3ns单脉冲波形；图9为50ms输出信号；图10为3.3MHz3ns脉宽重频信号。
[0065]—种脉宽可调的紧凑型高压方波发生方法，包括以下步骤:
[0066]1)触发输入:
[0067]输入具有一定脉冲宽度的3-5V外部触发信号；
[0068]2)初级驱动信号产生:
[0069]利用D触发器，将触发信号转换为8路TTL脉冲信号，第一路信号S1用于维持脉冲成形的导通；第二路S2用于脉冲成形的截止；第三路信号S3用于产生加速次级低端驱动导通所需的前沿脉冲；第四路信号S4用于产生加速次级低端驱动导通所需的后沿脉冲；第五路信号S5用于产生加速次级高端驱动导通所需的前沿脉冲；第六路信号S6用于产生加速次级高端驱动导通所需的后沿脉冲；第7路信号S7用于产生加速次级驱动导通所需的前沿脉冲；第八路信号S8用于产生加速次级驱动截止所需的后沿脉冲；