一种低功耗高精度振荡器的制造方法
【技术领域】
[0001] 本发明设及一种时钟产生电路，具体是指一种忍片内集成的低功耗高精度振荡 器。
【背景技术】
[0002] 在集成电路领域，需要时钟电路给数字电路提供时钟信号。基于比较器结构的时 钟电路受比较器响应时间的影响较大，且该响应时间与溫度相关，导致时钟频率随溫度变 化也较大。
[0003] 在现有技术中，公开号为WO 2006/023145 A2的专利中提到的一种振荡器，其是传 统的R別寸钟产生电路，具体请参见图1，该振荡器由PMOS晶体管Pl、NM0S晶体管Nl、电容Cl和 比较器COMl构成半周期充放电电路。如图2所示，时钟的半周期时间由tl、t2和t3的总和构 成，11是Vc 1充电到比较器COMl的反相输入端化ef的时间，12是比较器COMl的延迟时间，13 是Vcl的放电时间。但是，从图中可W明显看出，该振荡器受比较器COMl延迟时间的影响较 大，因为t2占整个时钟周期的近20%，且该振荡器需要比较器能够快速响应，所W电路功耗 也较大。
[0004] 综上所述，在低功耗应用中，无法使用图1所显示的振荡器W作为时钟发生器。因 此，目前需要设计一种新型的振荡器来作为时钟发生器，W在低功耗应用中产生高精度时 钟。
【发明内容】
[0005] 本发明的目的在于提供一种低功耗高精度振荡器，其时钟频率仅与电阻和电容相 关，与溫度无关，可大幅有效的降低电路功耗，且溫度特性较好;并且通过精确控制电阻和 电容的大小，可得到精确的时钟信号输出。
[0006] 为了达到上述目的，本发明通过W下技术方案实现:一种低功耗高精度振荡器，包 含:偏置电路;充放电电路，其与所述的偏置电路连接;逻辑电路，其与所述的充放电电路连 接;利用偏置电路产生基准电压，控制充放电电路的充电速度，该充放电电路上的电压与逻 辑电路进行比较，产生时钟信号输出。
[0007] 所述的偏置电路包含:第一电流源;偏置醒OS晶体管，其漏极与第一电流源连接， 源极通过电阻接地，栅极与漏极连接。
[000引所述的充放电电路包含:第二电流源;第一充电电路，其与第二电流源连接;第一 放电电路，其与第一充电电路连接;第一电容，其与第一放电电路连接，用于决定低功耗高 精度振荡器的时钟周期;第二充电电路，其与第二电流源连接;第二放电电路，其与第二充 电电路连接;第二电容，其与第二放电电路连接，用于决定低功耗高精度振荡器的时钟周 期。
[0009]所述的第一充电电路包含:第一 PMOS晶体管，其源极与第二电流源连接;第一 NMOS 晶体管，其漏极与第一 PMOS晶体管的漏极连接，栅极与偏置NMOS晶体管的漏极连接。
[0010]所述的第一放电电路包含：第；醒〇5晶体管，其漏极与第一醒OS晶体管的源极连 接，栅极与第一 PMOS晶体管的栅极连接，源极接地;且所述的第一电容的两端分别与该第= NMOS晶体管的漏极和源极连接。
[0011] 所述的第二充电电路包含:第二PMOS晶体管，其源极与第二电流源连接;第二NMOS 晶体管，其漏极与第二PMOS晶体管的漏极连接，栅极与偏置NMOS晶体管的漏极连接。
[0012] 所述的第二放电电路包含：第四醒OS晶体管，其漏极与第二醒OS晶体管的源极连 接，栅极与第二PMOS晶体管的栅极连接，源极接地;且所述的第二电容的两端分别与该第四 NMOS晶体管的漏极和源极连接。
[0013] 所述的逻辑电路包含:第一非口电路，其输入端与第二PMOS晶体管的漏极W及第 二NMOS晶体管的漏极连接;第一与非口电路，其第一输入端与第一非口电路的输出端连接， 第二输入端与第一 PMOS晶体管的栅极W及第=NMOS晶体管的栅极连接，输出端与第二PMOS 晶体管的栅极W及第四醒OS晶体管的栅极连接;第二非口电路，其输入端与第一 PMOS晶体 管的漏极W及第一 NMOS晶体管的漏极连接;第二与非口电路，其第一输入端与第二非口电 路的输出端连接，第二输入端与第一 PMOS晶体管的漏极W及第一醒OS晶体管的漏极连接， 输出端与第一 PMOS晶体管的栅极W及第=NMOS晶体管的栅极连接。
[0014] 本发明所述的低功耗高精度振荡器，还包含整形器，其输入端与第一 PMOS晶体管 的栅极W及第=NMOS晶体管的栅极连接，输出端输出矩形时钟信号。
[0015] 综上所述，本发明所述的低功耗高精度振荡器，通过减小与逻辑电路连接处的节 点寄生电容，并利用电阻和电容溫度系数小的特性，使得时钟频率主要由充放电电路决定， 产生仅与电阻和电容相关，但与溫度无关的时钟信号，可大幅有效的降低电路功耗，且溫度 特性比较好。由于时钟频率仅与电阻和电容相关，所W通过精确控制电阻和电容的大小，可 W得到精确的时钟输出。
【附图说明】
[0016] 图1为现有技术中的传统振荡器的结构示意图；
[0017] 图2为图1所显示的传统振荡器的时钟周期的示意图；
[0018] 图3为本发明中的低功耗高精度振荡器的结构示意图；
[0019] 图4为本发明中的低功耗高精度振荡器的时钟周期的示意图。
【具体实施方式】
[0020] W下结合图3和图4,通过详细说明一个较佳的具体实施例，对本发明做进一步阐 述。
[0021] 如图3所示，为本发明所提供的低功耗高精度振荡器的结构示意图，其包含:偏置 电路;充放电电路，其与所述的偏置电路连接;逻辑电路，其与所述的充放电电路连接;利用 偏置电路产生基准电压，控制充放电电路的充电速度，该充放电电路上的电压与逻辑电路 进行比较，产生时钟信号输出。
[0022] 所述的偏置电路包含：第一电流源；偏置NMOS晶体管NO,其漏极与第一电流源连 接，源极通过电阻財妾地，栅极与漏极连接。
[0023] 所述的充放电电路包含:第二电流源;第一充电电路，其与第二电流源连接;第一 放电电路，其与第一充电电路连接;第一电容Cl,其与第一放电电路连接，用于决定低功耗 高精度振荡器的时钟周期;第二充电电路，其与第二电流源连接，也就是该第二充电电路与 第一充电电路共用一个第二电流源;第二放电电路，其与第二充电电路连接;第二电容C2， 其与第二放电电路连接，用于决定低功耗高精度振荡器的时钟周期。
[0024] 所述的第一充电电路包含：第一PMOS晶体管Pl，其源极与第二电流源连接；第一 醒OS晶体管NI,其漏极与第一 PMOS晶体管Pl的漏极连接，栅极与偏置NMOS晶体管NO的漏极 连接。
[0025] 所述的第一放电电路包含:第S醒OS晶体管N3，其漏极与第一 NMOS晶体管Nl的源 极连接，栅极与第一 PMOS晶体管Pl的栅极连接，源极接地;且所述的第一电容Cl的两端分别 与该第=NMOS晶体管N3的漏极和源极连接。
[00%]所述的第二充电电路包含：第二PMOS晶体管P2,其源极与第二电流源连接；第二 醒OS晶体管N2,其漏极与第二PMOS晶体管P2的漏极连接，栅极与偏置NMOS晶体管NO的漏极 连接。
[0027]所述的第二放电电路包含:第四醒OS晶体管M，其漏极与第二NMOS晶体管N2的源 极连接，栅极与第二PMOS晶体管P2的栅极连接，源极接地;且所述的第二电容C2的两端分别 与该第四NMOS晶体管M的漏极和源极连接。
[002引所述的逻辑电路包含：第一非口电路INVl，其输入端与第二PMOS晶体管P2的漏极 W及第二NMOS晶体管N2的漏极连接;第一与非口电路NANDl，其第一输入端与第一非口电路 INVl的输出端连接，第二输入端与第一 PMOS晶体管Pl的栅极W及第SNMOS晶体管N3的栅极 连接，输出端与第二PMOS晶体管P2的栅极W及第四醒OS晶体管M的栅极连接;第二非口电 路INV2,其输入端与第一 PMOS晶体管Pl的漏极W及第一 NMOS晶体管Nl的漏极连接;第二与 非口电路NAND2，其第一输入端与第二非口电路INV2的输出端连接，第二输入端与第一 PMOS 晶体管Pl的漏极W及第一 NMOS晶体管Nl的漏极连接，输出端与第一 PMOS晶体管Pl的栅极W 及第=NMOS晶体管N3的栅极连接。
[0029] 本发明所述的低功耗高精度振荡器，还包含整形器