信号s2的占空比（时间T2小于时 间T4)。由于第二锁存器13被设计为在时间T3、T4和巧处于保持状态，时间T4的实际持 续时间不会影响相位指示信号PD的正确性。也就是说，即使两个输入信号Sl和s2的占空 比不同（时间T2的持续时间不同于时间T4的持续时间），仍可W提供正确的相位指示信号 PD。在传统相位检测器中，两个输入信号之间占空比的轻微偏差都可能会导致错误的相位 检测结果。本发明的相位检测器1的操作不受输入信号之间占空比的差异的影响。
[0043] 本发明关于基于输入信号的上升沿检测相位差。然而，应该指出的是，相位检测器 也可W被修改为基于输入信号的下降沿检测相位差。目P，第一相位信息q> 1可W对应于输入 信号Sl和s2的下降沿之间的相位差，第二相位信息带2可W对应于输入信号Sl和s2的上 升沿之间的相位差。可能的电路修改包括在锁存级之前使输入信号反相和/或使用或非型 SR锁存器。此外，控制逻辑12的实现方式也可W改变。采用的口的类型取决于锁存器的电 路电平。可W修改控制逻辑12内的逻辑电路W满足相位检测器中其他电路的输入/输出 条件。控制逻辑12的实现方式可W进行适当的修改，只要控制逻辑12能从输出信号Pl和 p2滤除掉第二相位信息巧2。
[0044] 应该注意，本发明中还有相位检测器的其他设计方案。例如，各个构件之间的连接 顺序和信号连接关系可W被修改，只要能保持过滤第二相位信息的功能。 W45] 图8例示了根据本发明的实施方式的相位检测器2。相位检测器2包括第一锁存 器21和控制电路20。第一锁存器21响应于第一输入信号Sl和第二输入信号s2之间的 相位差巧*生成第一输出信号pi和第二输出信号p2。第一输出信号pi和第二输出信号p2 中每一个均包括相位差9的第一相位信息(pi和第二相位信息啦2。控制电路20响应于相位 差帮的第一相位信息Ol生成相位指示信号PD,其中相位指示信号PD指示第一输入信号Sl 和第二输入信号s2之间的相对位置。
[0046] 在一个实施方式中，控制电路20包括控制逻辑22和第二锁存器23。第二锁存器 23响应于第一和第二输出信号Pl和p2,生成第一和第二锁存输出信号rl和r2,其中第一 锁存输出信号rl和第二锁存输出信号r2均包括第一相位信息巧1和第二相位信息(p2。控 制逻辑22从第一锁存输出信号rl滤除掉第二相位信息巧2 W及从第二锁存输出信号r2滤 除掉第二相位信息q>2, W生成第一过滤信号ql和第二过滤信号q2,其中相位指示信号PD 包括第一过滤信号ql和第二过滤信号q2。在一个实施方式中，第一过滤信号ql是第二过 滤信号ql的反相信号。例如，当第一输入信号Sl领先第二输入信号s2时，第一过滤信号 ql为1，第二过滤信号q2为0。当第一输入信号Sl落后第二输入信号s2时，第一过滤信 号ql为0,第二过滤信号q2为1。因此，包括第一过滤信号ql和第二过滤信号q2的相位 指示信号PD指示第一输入信号Si和第二输入信号s2之间的相对位置。
[0047] 图8所示的相位检测器2与图1所示的相位检测器1之间的差别在于控制逻辑22 和第二锁存器23之间的连接顺序。通过适当的修改电路元件，保持了过滤第二相位信息 q沒的功能。第二相位信息取2可W对应于上升沿转变或下降沿转变。 W48] 控制逻辑22包括计算逻辑221和口控逻辑222。计算逻辑221响应于第一输入信 号Sl和第二输入信号s2生成控制信号cl。口控逻辑222响应于控制信号Cl从第一锁存 输出信号rl滤除掉第二相位信息(!>2, W生成第一过滤信号ql，并且响应于控制信号Cl从 第二锁存输出信号r2滤除掉第二相位信息常么W生成第二过滤信号q2。
[0049] 第一锁存器21和第二锁存器23可W是SR锁存器。相位检测器2的操作与相位 检测器1类似，因而运里不再重复详细描述。采用的口的类型也可W与相位检测器1中口 的类型相同。例如，计算逻辑221可W包括接收第一输入信号Sl和第二输入信号s2的逻 辑或口、接收第一输入信号Sl和第二输入信号s2的逻辑与非口 W及锁存器。口控逻辑222 可W包括第一逻辑与非口和第二逻辑与非口。第一输入信号Sl的占空比也可W与第二输 入信号s2的占空比不同。相位指示信号PD不受不同占空比的影响。
[0050] 图9例示了根据本发明的实施方式的相位检测器3。相位检测器3包括第一锁存 器31和控制电路30。在一个实施方式中，控制电路30包括控制逻辑32和第二锁存器33。 通过适当的修改电路元件，保持了滤除掉第二相位信息q>2的功能。第二相位信息q>2可W 对应于上升沿转变或下降沿转变。
[0051] 控制逻辑32包括计算逻辑321和口控逻辑322。计算逻辑321响应于第一输出信 号Pl和第二输出信号p2生成控制信号cl。口控逻辑322响应于控制信号Cl从第一锁存 输出信号rl滤除掉第二相位信息(p2, W生成第一过滤信号ql，并且响应于控制信号Cl从 第二锁存输出信号r2滤除掉第二相位信息q>2, W生成第二过滤信号q2。
[0052] 相位检测器3和相位检测器2的区别在于对控制逻辑进行控制的信号。相位检测 器2中，控制逻辑22由输入信号Sl和s2控制，而在相位检测器3中，控制逻辑32由输出 信号Pl和p2控制。除了运一区别外，相位检测器3与相位检测器2的操作相似，因此运里 不再重复详细描述。控制逻辑32中使用的口类型也可W与控制逻辑22中使用的口类型相 同。例如，计算逻辑321可W包括接收第一和第二输出信号Pl和p2的逻辑或口、接收第一 和第二输出信号Pl和p2的逻辑与非口 W及锁存器。控制逻辑32的实际的口实现方式也 可W有所不同，W适应不同的信号连接关系。滤除掉第二相位信息取2的功能保持不变。
[0053] 图10例示了根据本发明的实施方式的相位检测器4。相位检测器4包括第一锁 存器41和控制电路40。控制电路40包括控制逻辑42和第二锁存器43。控制逻辑42包 括计算逻辑421和口控逻辑422。计算逻辑421响应于从第一输入信号Sl和第二输入信 号s2 W及第一输出信号Pl和第二输出信号p2中选择的信号生成控制信号cl。口控逻辑 422响应于控制信号Cl从第一锁存输出信号rl滤除掉第二相位信息92, W生成第一过滤 信号ql，并且响应于控制信号Cl从第二锁存输出信号r2滤除掉第二相位信息q>2, W生成 第二过滤信号q2。
[0054] 在一个实施方式中，控制逻辑42进一步包括复用器（multiplexer, MUX)425。复 用器425从第一输入信号Si和第二输入信号s2 W及第一输出信号Pl和第二输出信号p2 中选择第一输入信号Si和第二输入信号s2或者第一输出信号Pl和第二输出信号p2。因 此，计算逻辑421可W由第一输入信号Sl和第二输入信号s2控制或者由第一输出信号Pl 和第二输出信号p2控制。相位检测器4的操作与相位检测器2和相位检测器3类似，因此 运里不重复进行详细描述。
[0055] 总之，本发明公开的相位检测器在结构上是对称的。因为两个输入信号的信号路 径是对称的，因而不需要额外的匹配电路，并且因此可W实现零偏置相位检测器。由于对称 结构，相位检测器电路对于工艺-电压-溫度（Process-Voltage-Temperature，PVT)的变 化不敏感。此外，由于相位差信息的一部分被保持而另一部分被忽视，因而只需要一个时钟 周期来提供相位领先/落后结果，并且输出的相位指示信号可W保持稳定的电压电平。可 W提供快速准确的相位指示信号。此外，即使两个输入信号之间存在占空比偏差时，本发明 公开的相位检测器也能够提供正确的结果。
[0056] 尽管已经根据实用并且优选的实施方式描述了本发明，应当理解，本发明并不限 于所公开