一种极化码和多比特偶校验码级联的纠错编码方法
【技术领域】
[0001] 本发明属于纠错编码领域，更具体地，属于一种提升极化码SCL译码算法纠错性能 的级联系统设计方案，具体为一种极化码和多比特偶校验码级联的纠错编码方法。
【背景技术】
[0002] 极化编码作为一种新型的接近香农限的编码方案提出后，由于理论完善、并且具 有较低复杂度的编译码算法，有利于工程实现而被广泛研究。极化码SCUSuccessive Cance 11 at i on Li s t，连续消除列表)译码算法提出后，仿真结果表明该译码算法在较低复 杂度0(L · Nlog(N))(L为路径数量，N为码长)下，译码纠错能力可以达到最大似然译码器的 纠错能力。但是对于采用SCL译码算法的中短码长非级联极化码，其纠错性能仍然与香农极 限存在较大差距，并且这个差距无法单独从增大路径数量进行弥补。因此，可以从级联极化 码的角度，来提升极化码的SCL译码算法的纠错性能。
[0003] 传统的极化码级联方案中，部分方案（例如级联LDPC(Low Density Parity Check，低密度奇偶校验)码）由于得到的级联码的特性不适合SCL译码算法，因此相对于采 用SCL译码算法的极化码而言，其纠错性能无明显提升;部分方案(例如级联CRC(Cyclical Redundancy Check，循环冗余校验）码）需要额外的CRC校验电路，因此带来一定的硬件开 销。
【发明内容】
[0004] 针对现有技术的以上缺陷或改进需求，本发明提出一种极化码和多比特偶校验码 级联的纠错编码方法，目的在于降低编码复杂度，便于工程实现，并且在无明显提升译码复 杂度和存储复杂度的情况下，显著提升极化码在SCL译码算法下的纠错性能，并且该性能明 显优于最大似然译码器译码性能。
[0005] 本发明提供的一种极化码和多比特偶校验码级联的纠错编码方法，该方法的编码 过程如下：
[0006] 步骤1外编码器编码:信息比特序列在外编码器进行多比特偶校验编码，得到外码 码字；
[0007] 步骤2外码码字映射：外码码字第一个至最后一个比特依次映射到极化码第一个 至最后一个非固定比特；
[0008] 步骤3内编码器编码:对步骤2中极化码的非固定比特序列进行极化码编码，得到 级联码码字。
[0009] 作为上述技术方案的改进:步骤1中，外码码字中的校验比特可以集中于外码码字 尾部，设码长为N，信息比特数量为M，校验方程数量为K，校验比特位置序号集合为P= {M+1， M+2，M+3,. . .，M+K}，集合P中的元素表示在外码的这些比特位置上为校验比特，也即外编码 器编码码字.##中，比特序列^为信息比特，xl+f为校验比特。
[0010] 上述步骤1中，外码码字中的校验比特也可以在外码码字中等间隔分布，设码长为 N，信息比特数量为M，校验方程数量为K，外码码长为M+K，相邻校验比特的间距
其中
I示取X的下整数，校验比特位置序号集合，
[0011] 上述步骤1中，外码码字中的校验比特还可以在外码码字中不等间隔分布，即越靠 近外码码字前部，校验比特分布越分散，越靠近外码码字尾部校验比特分布越集中，按照校 验比特位置分布的这种特征，得到校验比特位置序号集合P。
[0012] 上述技术方案中，设码长为N，信息比特数量为M，校验方程数量为K，假设集中在尾 部的校验比特的数量为K1,则前面等间隔分布的校验比特的数量为K-K 1，在不等间隔分布 下，校验比特的位詈序号集合为：
[0013] 所述多比特偶校验编码时，校验比特仅校验该比特之前的比特，而与之后的比特 无关。
[0014] 外码还可以替换为多比特奇校验码。
[0015] 上述编码方法的译码采用修正的SCL译码算法进行译码，即译码信息比特时根据 SCL译码算法进行比特判决，译码校验比特时，根据校验比特所在的偶校验方程中信息比特 的判决结果进行校验得到。
[0016] 总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效 果：
[0017] 1、本方案显著提升极化码纠错性能
[0018] 采用SCL译码算法的中短码长非级联的极化码，其纠错性能趋近于最大似然译码 器译码性能，纠错能力有限，并且即使增大SCL译码算法路径数量，误帧率性能不会明显改 善，另外增大路径数量会线性增大算法存储复杂度和译码复杂度，不利于工程实现。在相同 路径数量的SCL译码算下，本发明提出的级联方案与非级联的极化码相比，本方案的纠错性 能提升显著，并且本方案的纠错性能可以明显突破最大似然译码器的纠错性能。
[0019] 2、本方案无明显译码复杂度和存储复杂度的提升
[0020] 本方案采用修正的SCL译码算法，相对于原始SCL译码算法而言，其主要区别在于： 算法译码校验比特时，直接通过该校验方程信息比特的判决结果校验得到。因此虽然译码 校验比特时需要进行偶校验，但是省略了原始SCL译码算法在译码这一类比特时产生的路 径度量值排序、路径删减、路径复制等操作。本方案在存储复杂度上存在微弱的提升，也即 需要在编码器和译码器上分别存储外码对应的校验方程等信息，K个校验方程的信息比特 和校验比特位置信息的存储量相对于整个系统而言是微弱的。
[0021 ] 3、本方案外码编码简单，易于实现
[0022]本方案外码采用多比特偶校验码，相对于其它级联的外码方案，本发明方法可以 使外编码器的硬件电路设计简单，有利于工程实现。
【附图说明】
[0023]图1为原始的SCL译码算法示意图；
[0024]图2为本发明给出的级联方案的编译码流程图；
[0025] 图3为本发明给出的三种确定偶校验码校验比特位置的示意图；
[0026] 图4为本发明给出的修正的SCL译码算法示意图。
【具体实施方式】
[0027] 由于奇校验码和偶校验码具有相同的性质和检错能力，因此本发明中级联的多比 特偶校验码可以替换为多比特奇校验码，为了便于对本方案进行说明，本文外码均以多比 特偶校验码为例进行说明。
[0028] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对 本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并 不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要 彼此之间未构成冲突就可以相互组合。
[0029] 对于码长为N，发送信息比特数量为M的极化码，极化编码技术是通过一个极化电 路将N个独立同分布的信道极化为N个比特信道(bit channel)，在这N个比特信道中，信道 容量最大的M个比特信道上发送极化码信息比特，该比特信道称为非固定比特信道 (unfrozen bit channel)，非固定比特信道上发送的比特也称为非固定比特(unfrozen bit);其它N-M个比特信道称为固定比特信道(frozen bit channel),固定比特信道上发送 的比特称为固定比特(frozen bit)。
[0030] 设极化码极化电路输入端输入序列为=叫M2,M3,···，&)，比特ui到UN依次在第I 个到第N个比特信道上发送，极化码非固定比特信道序号集合为 』={叫,《2,<33,..., <3,1}￡{1,2,3,...,蹲，固定比特信道序号记为厶￡：，集合厶中的元素满足当1《1 <j 时，ai<aj.则非固定比特序列记为，…，;极化码固定比特在收发 两端已知，固定比特序列~设置为全0。当已知M个信息比特时，可确定非固定比特序列UA， 从而确定极化电路输入端输入序列<。极化码编码为Cf ,Gn为极化码生成矩阵。
[0031 ] 极化码SCL译码算法是SC(Successive Cancellation，连续消除）译码算法的改 进。SCL译码算法译码时从比特U1到Un依次进行判决，得到输入序列的译码结果。SCL算法 译码过程中最多可保留L(L为SCL译码算法的参数)条译码路径，在译码m时，每条路径上已 经译码出的序列唯一表征该路径。原始SCL译码算法步骤如下：
[0032]初始化输入:i = l,路径数量L;
[0033] Stepl:判断i是否小于等于N，是，则进入Step2;否，则进入Step5;
[0034] Step2:判断m是否为固定比特，是，则进入Step3;否，则进入Step4;
[0