〇 1和受控开关〇 5左端相连，受控开关o 1和受控开关o 2右端与受控开关o 3左端相连，受控 开关O 4和受控开关O 5右端与受控开关O 6左端相连，受控开关O 3左端通过积分电容C1连 接到共模输入电压VCM上，受控开关〇 6左端通过积分电容C2连接到共模输入电压VCM上，受 控开关〇 3右端连接运算放大器正输入端，受控开关〇 6右端连接运算放大器负输入端，运算 放大器正负输入端之间通过电容〇 cl相连，正负输出端之间通过电容相连，正相输入输 出端之间通过反馈电容C3相连，负相输入输出端之间通过反馈电容C4相连，运算放大器正 负相输出信号通过输出端口 V0P和V0N输出。
[0014] 本发明的压缩采样模数转换器中，所述的输出控制开关可由乒乓式模拟电压寄存 器实现，由积分电容及单联双控开关组成，两个积分电容电容下端接地，积分电容C1正端与 单联双控开关〇h中间端相连，积分电容C2正端与单联双控开关(1^中间端相连，两个单联 双控开关左端都与信号输入端相连，双控开关右端都与积分电容①。左端相连，积分电容①。 右端则连接到输出端，通过控制积分电容和积分电容^在两端之间交替开闭，使得两 个积分电容交替保持输入电压，并交替输出。
[0015] 本发明的压缩采样模数转换器中，所述的量化器为逐次逼近模数转换器实现，采 用全差分结构，包括采样开关、数模转换器、比较器以及逻辑控制四部分组成。逐次逼近模 数转换器的基本思想是对输入信号做二分查找，即对输入信号每次与数模转换器产生的当 期搜索范围的中值进行比较，根据比较结果确定下一次比较的搜索范围，通过多次比较逐 次地逼近输入信号，搜索范围逐步减小到量化步长。
[0016] 本发明的压缩采样模数转换器中，所述的随机采样控制信号发生器为M序列发生 器，采用线性移位寄存器阵列结构，将N个寄存器首尾相连并引入反馈结构，即组成一个N级 M序列发生器，引入控制电平VT，用来消除锁死状态，进行全局的同步，VT长时间为高可以使 得寄存器状态全部置为1状态，通过控制V T的电平状态用来同步Fabonacci序列产生器的状 态，在恢复系统中进行观测矩阵的同步恢复。
[0017] 本发明提出的采用采样量化电路的压缩采样模数转换器，其优点是，利用压缩采 样理论，量化器的工作频率可以低于奈奎斯特频率，提出了多路并行采样、模拟域积分，单 一量化器量化的采样量化电路实现结构，所有模拟积分的结果依次输入到同一个量化器 中，有效减少了量化器间的失配，降低了系统实现的复杂度，同时提出了"信号观测一一误 差估计一一信号校准一一信号恢复"的信号处理流程，在对压缩采样信号量化之后，引入误 差校准方法，减少硬件实现部分引入的各项误差，之后再将校准过的信号通过恢复算法进 行信息恢复，可有效消除硬件实现中的非理想因素。
【附图说明】
[0018] 图1是已有技术中单路随机采样量化的压缩采样ADC结构示意图。
[0019]图2是已有技术中多路随机控制A 5：调制，多路数字积分型压缩采样ADC结构示意 图。
[0020] 图3是本发明提出的模数转换器中信号处理流程框图。
[0021] 图4是本发明提出的采用采样量化电路的压缩采样模数转换器的系统框图。
[0022] 图5是图4所示的采样量化电路中采样开关和模拟积分器的电路原理图。
[0023] 图6是图4所示的采样量化电路中输出控制开关的电路原理图。
[0024] 图7是图4所示的采样量化电路中量化器的电路原理图。
[0025]图8是图4所示的采样量化电路中随机采样控制信号发生器原理图。
[0026]图9是一种误差估计仿真样例。
【具体实施方式】
[0027] 本发明提出的采用采样量化电路的压缩采样模数转换器，如图4所示，包括N个随 机米样支路和一个量化器，每个随机米样支路由N个随机米样开关、N个模拟积分器、N个输 出控制开关、量化器、随机采样控制信号发生器和输出时钟组成，所述的N个模拟积分器的 输入端分别通过N个随机采样开关与模拟信号输入相连，N个模拟积分器的输出端分别通过 N个输出控制开关与所述的量化器的输入端相连，量化器的输出端输出数字信号;所述的N 个随机采样开关分别与所述的随机采样控制信号发生器相连，所述的N个输出控制开关分 别与所述的输出时钟相连。
[0028] 本发明的压缩采样模数转换器中，所述的随机采样支路中的采样开关和模拟积分 器为受控开关电容积分器，如图5所示，采用全差分结构，实现对信号的{_1，1}加权控制，由 运算放大器、积分电容以及受控开关构成，将受控开关两端分别命名为左端和右端，输入信 号由两个输入端VIP和VIN接入，VIP端口与受控开关〇 2和受控开关〇 4左端相连，VIN端口与 受控开关①1和受控开关①5左端相连，受控开关O 1和受控开关O 2右端与受控开关O 3左端 相连，受控开关〇 4和受控开关〇 5右端与受控开关〇 6左端相连，受控开关〇 3左端通过积分 电容C1连接到共模输入电压VCM上，受控开关〇 6左端通过积分电容C2连接到共模输入电压 VCM上，受控开关〇 3右端连接运算放大器正输入端，受控开关〇 6右端连接运算放大器负输 入端，运算放大器正负输入端之间通过电容? cl相连，正负输出端之间通过电容相连， 正相输入输出端之间通过反馈电容C3相连，负相输入输出端之间通过反馈电容C4相连，运 算放大器正负相输出信号通过输出端口 V0P和V0N输出。
[0029] 本发明的压缩采样模数转换器中，所述的输出控制开关可由乒乓式模拟电压寄存 器实现，由积分电容及单联双控开关组成，两个积分电容电容下端接地，积分电容C1正端与 单联双控开关〇 h中间端相连，积分电容C2正端与单联双控开关&中间端相连，两个单联双 控开关左端都与信号输入端相连，双控开关右端都与积分电容①。左端相连，积分电容①。右 端则连接到输出端，通过控制积分电容Oh和积分电容^在两端之间交替开闭，使得两个积 分电容交替保持输入电压，并交替输出。
[0030] 本发明的压缩采样模数转换器中，所述的量化器为逐次逼近模数转换器实现，采 用全差分结构，包括采样开关、数模转换器(DAC)、比较器以及逻辑控制四部分组成。逐次逼 近模数转换器的基本思想是对输入信号做二分查找，即对输入信号每次与数模转换器产生 的当期搜索范围的中值进行比较，根据比较结果确定下一次比较的搜索范围，通过多次比 较逐次地逼近输入信号，搜索范围逐步减小到量化步长。
[0031] 本发明的压缩采样模数转换器中，所述的随机采样控制信号发生器为M序列发生 器，采用线性移位寄存器阵列结构，将N个寄存器首尾相连并引入反馈结构，即组成一个N级 M序列发生器，引入控制电平VT，用来消除锁死状态，进行全局的同步，VT长时间为高可以使 得寄存器状态全部置为1状态，通过控制V T的电平状态用来同步Fabonacci序列产生器的状 态，在恢复系统中进行观测矩阵的同步恢复。
[0032] 本发明提出的压缩采样模数转换器的信号处理流程如图3所示，整个系统需要实 现将模拟信号输入转换为数字