一种抗单粒子效应的逻辑电平转换器的制造方法
【专利摘要】本发明公开一种抗单粒子效应的逻辑电平转换器，其包括反相单元、电平转换单元和抗单粒子效应单元，反相单元包括信号输入端和信号输出端，信号输出端输出的信号反相于信号输入端输入的信号；电平转换单元包括第一电平转换电路和第二电平转换电路，第一和第二电平转换电路分别连接反相单元的信号输入端和信号输出端，并分别具有信号输出端。抗单粒子效应单元的输入端连接电平转换单元的信号输出端，并根据输入的信号值改变或保持输出信号。在应用时，电平转换单元与抗单粒子效应单元组成冗余电路，电平转换单元的两路输出信号值相同时，抗单粒子效应单元的输出即确定；否则保持前一次输出的值，即达到抗单粒子效应的目的。
【专利说明】
一种抗单粒子效应的逻辑电平转换器
技术领域
[0001]本发明涉及单粒子效应抑制技术领域，特别是一种抗单粒子效应的逻辑电平转换器。
【背景技术】
[0002]单粒子效应是指单个高能粒子穿过微电子器件的灵敏区时造成器件状态非正常改变的一种辐射效应。在诸如卫星等航空航天器中，高性能的微电子器件被大量应用。在航天器所处的空间环境中，重离子、质子等高能粒子大量存在，它们所引起的单粒子效应十分严重，不仅会造成整个系统逻辑混乱，还有可能导致灾难性的后果。在新一代电子系统设计中，随着低电压逻辑的引入，系统内常常出现多个电压域，导致输入/输出逻辑不匹配的问题，提高了系统设计的复杂性。随着不同工作电压的数字芯片的不断涌现，逻辑电平转换的必要性更加突出。现在虽然许多逻辑芯片都能实现较高的逻辑电平至较低逻辑电平的转换，但极少有逻辑电路芯片能够将较低的逻辑电平转换成较高的逻辑电平。在此类电平转换芯片中，单粒子效应同样存在，不仅可能导致逻辑混乱，也有可能导致系统性的故障，危害极大。
【发明内容】
[0003]本发明要解决的技术问题为:在传统电平转换器的基础上进行抗单粒子效应功能的改进，避免电平转换器中某电路节点发生单粒子效应时，导致的输出错误。
[0004]本发明采取的技术方案具体为:一种抗单粒子效应的逻辑电平转换器，包括反相单元、电平转换单元和抗单粒子效应单元，其中:
反相单元包括信号输入端和信号输出端，信号输出端输出的信号反相于信号输入端输入的信号；
反相单元包括信号输入端和信号输出端，信号输出端输出的信号反相于信号输入端输入的信号；
电平转换单元包括第一电平转换电路和第二电平转换电路，第一电平转换电路和第二电平转换电路分别均包括第一 PMOS管、第二 PMOS管、第一 NMOS管和第二 NMOS管，第一 PMOS管的源极连接电源，漏极连接第一NMOS管的漏极，同时连接第二PMOS管的栅极，作为第一电平转换单元和第二电平转换单元的输出端;第一 NMOS管的源极接地;第二 PMOS管的源极连接电源，漏极连接第二匪OS管的漏极，以及第一PMOS管的栅极;第二NMOS管的源极接地;第一匪OS管的栅极连接反相单元的信号输入端，第二 NMOS管的栅极连接反相单元的信号输出端；
抗单粒子效应单元包括第三PMOS管、第四PMOS管、第三NMOS管和第四NMOS管;第三PMOS管的源极连接电源，漏极连接第四PMOS管的源极，第四PMOS管的漏极连接第三WOS管的漏极，并作为抗单粒子效应单元的输出端；第三匪OS管的源极连接第四匪OS管的漏极，第四WOS管的源极接地;第三PMOS管的栅极与第三NMOS管的栅极相连，同时连接第一电平转换单元的输出端;第四PMOS管的栅极与第四匪OS管的栅极相连，同时连接第二电平转换单元的输出端。
[0005]本发明在应用时，反相单元为电平转换单元的第一级电路，可采用现有其它相应功能的电路形式，电平转换单元为第二级电路，抗单粒子效应单元为第三极电路，第二级电路和第三级电路组成冗余电路，第二级电路的两路输出作为第三级电路的输入。当第二级电路的两路输出信号值相同时，第三级电路的输出即确定；当第二级电路受辐射影响，导致两路输出中的任意一个发生电平翻转时，第三级电路的输出将保持前一次的值，即达到抗单粒子效应的目的。
[0006]进一步的，本发明的反相单元包括一个PMOS管和一个NMOS管，PMOS管的源极连接电源，漏极连接NMOS管的漏极，并作为反相单元的信号输出端;NMOS管的源极接地;PMOS管的栅极与NMOS管的栅极相连，并作为反相单元的信号输入端。
[0007]本发明的有益效果为:可在传统电平转换单元结构基础上进行拓展，通过增加抗单粒子效应电路，与电平转换电路组成冗余电路，以对电平转换电路输出的信号进行单粒子效应的辨识，实现抗单粒子效应的目的，避免电路中某节点受辐射而发生翻转，导致输出错误。本发明电路运行可靠，结构简单成本低。
【附图说明】
[0008]图1所示为本发明一种实施例的反相单元电路结构示意图；
图2所示为本发明一种实施例的电平转换单元电路结构示意图；
图3所示为本发明一种实施例的抗单粒子效应单元电路结构示意图。
【具体实施方式】
[0009]以下结合附图和具体实施例进一步描述。
[0010]结合图1至图3，本发明的抗单粒子效应的电平转换器，包括反相单元、电平转换单元和抗单粒子效应单元，其中:
反相单元包括信号输入端和信号输出端，信号输出端输出的信号反相于信号输入端输入的信号；
电平转换单元包括第一电平转换电路和第二电平转换电路，第一电平转换电路和第二电平转换电路分别均包括第一 PMOS管、第二 PMOS管、第一 NMOS管和第二 NMOS管，第一 PMOS管的源极连接电源，漏极连接第一NMOS管的漏极，同时连接第二PMOS管的栅极，作为第一电平转换单元和第二电平转换单元的输出端;第一 NMOS管的源极接地;第二 PMOS管的源极连接电源，漏极连接第二匪OS管的漏极，以及第一PMOS管的栅极;第二NMOS管的源极接地;第一匪OS管的栅极连接反相单元的信号输入端，第二 NMOS管的栅极连接反相单元的信号输出端；
抗单粒子效应单元包括第三PMOS管、第四PMOS管、第三NMOS管和第四NMOS管;第三PMOS管的源极连接电源，漏极连接第四PMOS管的源极，第四PMOS管的漏极连接第三WOS管的漏极，并作为抗单粒子效应单元的输出端；第三匪OS管的源极连接第四匪OS管的漏极，第四WOS管的源极接地;第三PMOS管的栅极与第三NMOS管的栅极相连，同时连接第一电平转换单元的输出端;第四PMOS管的栅极与第四匪OS管的栅极相连，同时连接第二电平转换单元的输出端。
实施例
[0011]如图1，本实施例中，反相单元包括一个PMOS管MP1和一个WOS管丽i，!《^的源极连接电源，漏极连接MN^漏极，并作为反相单元的信号输出端Vsub—b ;MNi的源极接地;10^的栅极与MN1的栅极相连，并作为反相单元的信号输入端Vsub。
[0012]如图2，电平转换单元包括电路结构相同的第一电平转换电路和第二电平转换电路，以第一电平转换电路为例，其包括第一PMOS管MPx1、第二PMOS管MPx2、第一NMOS管MNx3和第二NMOS管MNx4，MPX1的源极连接电源，漏极连接MNx3的漏极，同时连接MPx2的栅极，作为第一电平转换单元输出端Ya ; MNx3的源极接地;MPx2的源极连接电源，漏极连接MNxJ^漏极，以及MPn的栅极，为中间输出端Xa;MNX4的源极接地;MNx3的栅极连接反相单元的信号输入端Vsub，MNx4的栅极连接反相单元的信号输出端Vsub—b;同理如图2，第二电平转换单元的输出端为Yb。
[0013]如图3，抗单粒子效应单元包括第三PMOS管MPxx1、第四PMOS管MPxx2、第三匪OS管MNxx3和第四NMOS管MNxx4 ;MPxx^源极连接电源，漏极连接MPxx2的源极，MPxx2的漏极连接MNxx3的漏极，并作为抗单粒子效应单元的输出端OUT ;MNxx3的源极连接MNxx4的漏极，MNxx4的源极接地;MPxxi的栅极与MNxx3的栅极相连，同时连接第一电平转换单元的输出端Ya ； MPxx2的栅极与MNxx4的栅极相连，同时连接第二电平转换单元的输出端Yb。
[0014]在应用时，反相单元为电平转换单元的第一级电路，电平转换单元为第二级电路，抗单粒子效应单元为第三极电路，第二级电路和第三级电路组成冗余电路，第二级电路的两路输出Ya和Yb作为第三级电路的输入。当第二级电路的两路输出Ya和Yb信号值相同时，第三级电路的输出OUT即确定；当第二级电路受辐射影响，导致两路输出中Ya和Yb的任意一个发生电平翻转时，第三级电路的输出OUT将保持前一次的值，即达到抗单粒子效应的目的。
[0015]本发明可在传统电平转换单元结构基础上进行拓展，通过增加抗单粒子效应电路，与电平转换电路组成冗余电路，以对电平转换电路输出的信号进行单粒子效应的辨识，实现抗单粒子效应的目的，避免电路中某节点受辐射而发生翻转，导致输出错误。
【主权项】
1.一种抗单粒子效应的逻辑电平转换器，其特征是，包括反相单元、电平转换单元和抗单粒子效应单元，其中: 反相单元包括信号输入端和信号输出端，信号输出端输出的信号反相于信号输入端输入的信号； 电平转换单元包括第一电平转换电路和第二电平转换电路，第一电平转换电路和第二电平转换电路分别均包括第一 PMOS管、第二 PMOS管、第一 NMOS管和第二 NMOS管，第一 PMOS管的源极连接电源，漏极连接第一NMOS管的漏极，同时连接第二PMOS管的栅极，作为第一电平转换单元和第二电平转换单元的输出端;第一 NMOS管的源极接地;第二 PMOS管的源极连接电源，漏极连接第二匪OS管的漏极，以及第一PMOS管的栅极;第二NMOS管的源极接地;第一匪OS管的栅极连接反相单元的信号输入端，第二 NMOS管的栅极连接反相单元的信号输出端； 抗单粒子效应单元包括第三PMOS管、第四PMOS管、第三匪OS管和第四WOS管;第三PMOS管的源极连接电源，漏极连接第四PMOS管的源极，第四PMOS管的漏极连接第三WOS管的漏极，并作为抗单粒子效应单元的输出端；第三匪OS管的源极连接第四匪OS管的漏极，第四WOS管的源极接地;第三PMOS管的栅极与第三NMOS管的栅极相连，同时连接第一电平转换单元的输出端;第四PMOS管的栅极与第四匪OS管的栅极相连，同时连接第二电平转换单元的输出端。2.根据权利要求1所述的抗单粒子效应的逻辑电平转换器，其特征是，反相单元包括一个PMOS管和一个NMOS管，PMOS管的源极连接电源，漏极连接NMOS管的漏极，并作为反相单元的信号输出端;NMOS管的源极接地;PMOS管的栅极与NMOS管的栅极相连，并作为反相单元的信号输入端。
【文档编号】H03K19/003GK105897245SQ201610207088
【公开日】2016年8月24日
【申请日】2016年4月6日
【发明人】王海滨, 戴茜茜, 李庆武, 张学武, 倪建军, 谢迎娟, 谈俊燕
【申请人】河海大学常州校区