通过约束电压降来确定受电源门控的区段的大小的制作方法
【专利摘要】描述了一种用于使包括大小逐步增大的多个区段(310(1)?310(M))的电路上电的方法。该方法包括接收用于使电路上电的信号；以及响应于该信号，按大小增大的次序顺序地使该多个区段(310(1)?310(M))上电。
【专利说明】
通过约束电压降来确定受电源门控的区段的大小
[0001 ] 背景
技术领域
[0002]本公开的各方面一般涉及功率门控，尤其涉及通过约束电压降来确定受电源门控 的区段的大小。
[0003] 背景
[0004] 配电网络（PDN)可被用于从电源（例如，电池）向管芯上的各种电路配电。为了省 电，PDN可采用电源门控，其中当电路不活跃时TON使该电路从电源断开，以防止从该电路漏 电。随着电路的尺寸按比例缩小到深纳米范围，漏电显著增加。因此，为了减少功耗以及延 长移动设备的电池寿命，电源门控正变得日益重要。
[0005] 概述
[0006] 以下给出对一个或多个实施例的简化概述以提供对此类实施例的基本理解。此概 述不是所有构想到的实施例的详尽综览，并且既非旨在标识所有实施例的关键性或决定性 要素亦非试图界定任何或所有实施例的范围。其唯一的目的是要以简化形式给出一个或更 多个实施例的一些概念以作为稍后给出的更加具体的说明之序。
[0007] 根据第一方面，本文描述了一种用于确定下游电路中受电源门控的区段的大小的 方法。该方法包括基于上游电路的电容和电压降约束来确定第一区段的电容;基于上游电 路的电容、电压降约束、以及第一区段的所确定的电容来确定第二区段的电容；以及基于上 游电路的电容、电压降约束、以及第一区段和第二区段的所确定的电容来确定第三区段的 电容。该方法还包括基于每一区段的所确定的电容来确定第一区段、第二区段和第三区段 中的每一个区段的大小。
[0008] 第二方面涉及一种用于使包括大小逐步增大的多个区段的电路上电的方法。该方 法包括接收用于使该电路上电的信号，以及响应于该信号而按大小增大的次序顺序地使该 多个区段上电。
[0009] 第三方面涉及一种用于使包括大小逐步增大的多个区段的电路上电的设备。该设 备包括用于接收用于使该电路上电的信号的装置，以及用于响应于该信号而按大小增大的 次序顺序地使该多个区段上电的装置。
[0010] 第四方面涉及一种用于使包括大小逐步增大的多个区段的电路上电的设备。该设 备包括多个开关，其中每一个开关被配置成选择性地将这些区段中相应的一个区段连接到 电源轨。该设备还包括电源管理器件，该电源管理器件被配置成顺序地闭合开关，以使得这 些开关按大小增大的次序顺序地使该多个区段上电。
[0011]为能达成前述及相关目的，这一个或多个实施例包括在下文中充分描述并在权利 要求中特别指出的特征。以下说明和所附插图详细阐述了这一个或更多个实施例的某些解 说性方面。但是，这些方面仅仅是指示了可采用各个实施例的原理的各种方式中的若干种， 并且所描述的实施例旨在涵盖所有此类方面及其等效方案。
[0012] 附图简述
[0013] 图1示出用于向上游电路和下游电路配电的配电网络(PDN)的示例。
[0014] 图2示出被划分为多个相等大小的区段的下游电路的示例。
[0015] 图3示出根据本公开的一实施例的被划分成大小逐步增大的多个区段的下游电 路。
[0016] 图4是示出根据本公开的一实施例的用于确定下游电路中受电源门控的区段的大 小的方法的流程图。
[0017] 图5示出根据本公开的一实施例的针对上电序列期间上游电路以及下游电路的两 个区段的电压波形的示例。
[0018] 图6示出根据本公开的一实施例的用于顺序地使下游电路的各区段上电的电路。
[0019] 图7是示出根据本公开的一实施例的用于顺序地使电路的各区段上电的方法的流 程图。
[0020] 详细描述
[0021] 以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文 中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理 解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在 一些实例中，以框图形式示出众所周知的结构和组件以避免湮没此类概念。
[0022] 图1示出用于从DC电源110向上游电路115和下游电路120配电的配电网络(PDN)的 示例。图1中的电感器L和电阻器R分别对电源110与电路115和120之间的电路板和封装互连 的电感和电阻进行建模。上游电路115和下游电路120可位于同一个管芯上。
[0023] 该PDN可采用电源门控以省电。就此而言，该TON包括用于选择性地将下游电路120 连接到电源110的电源开关130。当下游电路120活跃时，电源开关130被导通以向下游电路 120供电，而当下游电路120不活跃时，电源开关130被关断以将电源110从下游电路120断 开。这减少了当下游电路120不活跃时从下游电路120漏电，由此省电。
[0024]当下游电路120活跃时，为了最小化跨电源开关130的IR电压降，电源开关130有很 低的电阻是合乎需要的。然而，当电源开关130第一次闭合时，这可能导致上游电路115处供 电电压的大的下降，从而潜在地导致上游电路115中的逻辑发生故障。该大的电压降是由下 游电路120中的电容器引起的。电容器可包括寄生金属线电容器和下游电路120的晶体管中 的寄生电容器。当下游电路120从不活跃状态第一次被唤醒时，下游电路120中的电容器几 乎没有电荷。结果，当上游电路115和下游电路120最初被电源开关130连接时，大量电荷快 速地从上游电路115中的电容器流向下游电路120中的电容器，使得上游电路115处的供电 电压下降。由于PDN中的电感，PDN不能足够迅速地提供电荷以防止电压降。
[0025] 该电压隆的女小可诵忖下式夹沂似：
[0026]
⑴
[0027] 其中，Cup是上游电路115的电容，Cdn是下游电路120的电容，而Droop表示由于电压 降所造成的上游电路115处供电电压的百分比降幅。例如，0.10的Droop表示供电电压的 10%的跌落。等式(1)假设了导通电阻为零的理想电源开关130。
[0028]如从等式（1)可见，当下游电路120的电容相对于上游电路115的电容而言较大时， 电压降可能较大。例如，当Cup和Cdn近似相等时，Droop近似为0.5(即，供电电压的50% )，这 在大多数情况中是不可接受地高的。
[0029] 将电压降保持在可接受界限内的一种办法是将下游电路120划分为多个区段(功 率域），并且顺序地使下游电路120的各区段上电，而不是一次使整个下游电路120上电。就 此而言，图2示出一示例，其中下游电路120被划分为N个相等大小的区段210(1)-210(N)，而 电源开关130包括N个开关230(1)-230(N)。每一个开关230(1)-230(N)被配置成选择性地将 区段210(1)-230(N)中相应的一个区段连接到电源110。这允许下游电路120的每一个区段 210(1)-210(N)被单独上电。
[0030] 当下游电路120不活跃时，所有的开关210(1)-230(N)被断开以减少漏电。当下游 电路120将从不活跃状态被唤醒时，开关230(1 )-230(N)被顺序地导通以使下游电路120的 各区段210(1)-210(N)顺序地上电。第一开关230(1)在时间t0被导通，第二开关230(2)在时 间tl被导通，第三开关230(3)在时间t2被导通，以此类推直到第N开关230(N)在时间t(N-l) 被导通。毗邻开关之间的时延可被选择，以使得当开关中的一个开关被导通时，下一个开关 直到上游电路115已经有充足的时间稳定回到标称供电电压时才被导通。
[0031] 由此，当下游电路120将被唤醒时，开关230(1 )-230(N)被顺序地导通以顺序地使 下游电路120的各区段210(1)-210(N)上电，而不是一次使整个下游电路120上电。每一个区 段210(1)-210(N)只有下游电路120的电容的一小部分。由此，每当一开关230(1)-230(N)被 导通时，仅下游电路120的电容的一小部分需要被充电，从而导致小得多的电压降。
[0032]这一办法的缺点是，使下游电路120的各区段210(1)-210(N)顺序地上电增加了下 游电路120的唤醒时间。相应地，一种用于优化各区段的大小以减少下游电路的唤醒时间而 同时仍然保持在电压降约束内的技术将是合乎期望的。
[0033]如以下进一步讨论的，本公开的实施例提供了用于确定下游电路的受电源门控的 各区段的大小以减少唤醒时间而同时仍然保持在电压降约束内的技术。
[0034]以上的等式（1)可被如下改写成将下游电容Cdn表达为上游电容Cup和Droop的函 数：
[0035] (2)。
[0036]通过将等式(2)中的Droop设为等于电压降约束，对于给定的上游电容Cup和电压降 约束而言，等式(2)可被用于确定下游电容Cdn。例如，对于0.05的电压降约束（即，供电电压 的5% )，下游电容Cdn近似等于0.05263 X Cup。
[0037] 等式(2)可被扩展以如下确定下游电路120的每一个区段的电容：
[0038]
(3)
[0039] 其中Cdn(n)是下游电路120的第η个区段的电容，Cup是上游电路115的电容，而 S=1CWw)是下游电路120的先前区段的电容总和。由此，在等式⑶中，先前区段的电容 被包括作为总上游电容的一部分。这是因为，在用于下游电路120的第η个区段的开关被导 通之际，下游电路120的先前区段已经被充电到供电电压。结果，先前区段的电容上的电荷 可用于帮助对第η个区段的电容进行充电。由此，相对于第η个区段，先前区段的电容是上 游，并且因此在等式(3)中被包括作为总上游电容的一部分。
[0040] 如从等式(3)可见，随着更多的区段被上电，每一个区段的电容逐步增大。这是因 为随着更多的区段被上电，等式⑶中的总上游电容（即，COrtj)增大。由此，等 式(3)表明下游电路120的各区段的大小可逐步增大，而同时仍然保持在指定的电压降约束 (例如0.05)之内。每一个区段的大小可通过将该区段的所确定的电容除以下游电路120的 电容密度(每单位面积电容)来计算。因为各区段大小逐步增大，所以需要被上电的区段数 量减少，由此减少了唤醒时间。
[0041] 图3示出根据本公开的一实施例的被划分成大小逐步增大的多个区段310(1)-310 (M)的下游电路120。如以上所讨论的，区段310(1 )-310(M)大小逐步增大，因为随着更多的 区段被上电，有效上游电容增加。电源开关130包括M个开关330(1)-330(M)，其中每一个开 关330(1)-330(M)被配置成选择性地将区段310(1)-330(M)中相应的一个区段连接到电源 IlO0
[0042]当下游电路120将从不活跃状态被唤醒时，开关330(1)-330(M)按大小增大的次序 (即，从最小的区段310(1)到最大的区段310(M))顺序地使下游电路120的区段310(1)-310 (M)上电。与使用均等大小的区段相比，逐步增加区的大小减少了需要在 上电序列期间上电的区段的数量，并且因此减少了下游电路120的唤醒时间。
[0043] 根据本公开的一实施例，等式(3)可被用于一迭代过程，以确定下游电路120的受 电源门控的区段310(1)-310(M)的大小。在第一次迭代中，使用等式(3)基于上游电路115的 电容C up和电压降约束来确定下游电路120的第一区段310(1)的电容Cdn(l)。对于第一次迭 代，因为没有先前区段，所以等式(3)等效于等式(2)。对于该示例，其中电压降约束是0.05， 第一区段310(1)的电容C dn(I)近似是0.05263 XCup。在第一区段310(1)的电容Cdn(I)被确定 之后，可通过将第一区段310(1)的电容C dn(I)除以下游电路120的电容密度(每单位面积电 容)来确定第一区段310(1)的大小。
[0044] 在第二次迭代中，使用等式(3)基于上游电路115的电容Cup、第一区段310(1)(先前 区段）的电容C dn(I)和电压降约束来确定下游电路120的第二区段310(2)的电容Cdn(2)。对 于该示例，其中电压降约束是0.05,第二区段310(2)的电容C dn(2)近似是0.0554 X Cup。由 此，第二区段310(2)的电容Cdn(2)比第一区段310(1)的电容C dn(I)更大。在第二区段310(2) 的电容Cdn(2)被确定之后，可通过将第二区段310(2)的电容C dn(2)除以下游电路120的电容 密度来确定第二区段310(2)的大小。由于第二区段310(2)的电容C dn(2)比第一区段310(1) 的电容Cdn(I)更大，因而第二区段310(2)的大小比第一区段310(1)的大小更大(假设相对均 匀的电容密度）。
[0045] 在第三次迭代中，使用等式(3)基于上游电路115的电容Cup、第一和第二区段310 (1)和310(2)(先前区段)的电容Cdn(I)和Cdn(2)之和以及电压降约束来确定下游电路120的 第三区段310(3)的电容Cdn(3)。对于该示例，其中电压降约束是0.05,第三区段的电容Cdn (3)近似是0.0583 XCup。由此，第三区段310(3)的电容Cdn(3)比第一和第二区段310(1)和 310(2)中的每一者的电容更大。在第三区段310(3)的电容C dn(3)被确定之后，可通过将第三 区段310(3)的电容Cdn(3)除以下游电路120的电容密度来确定第三区段310(3)的大小。由于 第三区段310(3)的电容C dn(3)比第一和第二区段310(1)和310(2)中的每一者的电容更大， 因而第三区段310(3)的大小比第一和第二区段310(1)和310(2)中的每一者的大小更大(假 设相对均匀的电容密度）。
[0046]可通过执行附加迭代来确定后续区段310(4)_310(M)的大小，其中，每一个后续区 段的电容都是通过使用等式(3)基于上游电路115的电容Cup、先前区段的电容总和以及电压 降约束来确定的。每一个后续区段的大小都是通过将后续区段的所确定的电容除以电容密 度来确定的。由于在每一次迭代中先前区段的电容总和增加，因而在每一次迭代中电容(并 且因此大小)增加。
[0047] 迭代过程可继续，直到区段的大小总和覆盖下游电路120的整个面积。当迭代过程 停止时，由于每一次迭代对应一个区段，因而迭代的次数等于下游电路中区段(功率域）的 数量。由此，迭代过程也可被用来确定下游电路120要被划分成的区段的数量(即，M)。
[0048]通过迭代过程所确定的区段的大小总和可能会略微大于下游电路120的面积。例 如，区段310(1 )-310(Μ-1)的大小总和可能略小于下游电路120的面积，而区段310(1)-310 (M)的大小总和可能略大于下游电路120的面积。在这种情况下，区段310(1)-310(M)的大小 可按比例少量缩减以使区段310(1)-310(M)的大小总和适合于下游电路120的面积。
[0049]图4示出根据本公开的一实施例的用于确定下游电路中的受电源门控的区段的大 小的方法400。
[0050] 在步骤410,基于上游电路的电容和电压降约束来确定第一区段的电容。例如，第 一区段(例如，310(1))的电容(例如，Cdn(I))可使用等式(3)来确定。
[0051] 在步骤420,基于上游电路的电容、电压降约束、以及第一区段的所确定的电容来 确定第二区段的电容。例如，第二区段(例如，310(2))的电容(例如，C dn(2))可使用等式(3) 来确定，其中等式(3)中的有效上游电容是上游电路(例如，上游电路115)的电容与第一区 段的电容的总和。
[0052] 在步骤430,基于上游电路的电容、电压降约束、以及第一和第二区段的所确定的 电容来确定第三区段的电容。例如，第三区段(例如，310(3))的电容(例如，C dn(3))可使用等 式(3)来确定，其中等式(3)中的有效上游电容是上游电路(例如，上游电路115)的电容与第 一区段和第二区段的电容的总和。
[0053]在步骤440,基于第一、第二和第三区段中的每一个区段的所确定的电容来确定每 一个区段的大小。例如，每一个区段的大小可通过将该区段的所确定的电容除以下游电路 的电容密度来确定。
[0054] 如以上所讨论的，用于确定电压降的等式（1)假设在开关闭合时具有零电阻（即， 导通电阻为零)的理想电源开关。结果，等式(1)假设在没有来自电源110的电荷贡献的情况 下，电压降是由于在开关闭合时电荷从上游电路115中的电容器到下游电容器120中的电容 器的瞬时转移所造成的。等式(1)中没有来自电源110的电荷贡献的原因是:PDN中的电感阻 止了电源110向上游电路115瞬时提供电荷。
[0055] 在实践中，当开关闭合时，电源开关可能具有小量的电阻。开关的电阻和下游电路 120的电容形成一RC时间常数，该RC时间常数导致电荷在一时间段上从上游电路115转移到 下游电路120。这给予电源110向上游电路115提供电荷的时间以减少电压降。结果，实际电 压降比等式(1)所预测的电压降更小。
[0056] 即使如此，等式（1)所预测的电压降提供了当开关的电阻较低时对实际电压降的 良好近似。这是因为：当开关的电阻较低时，RC时间常数比与电源110和上游电路115之间的 PDN电感(例如，电路板和封装电感)相关联的时间常数小得多。结果，从上游电路115到下游 电路120的电荷转移比从电源110到上游电路115的电荷转移快得多，在该情形中，等式（I) 所预测的电压降相对接近于实际电压降。
[0057]如以上所讨论的，因为等式（1)假设了具有零导通电阻的理想开关，所以使用等式 (1)所确定的电压降比实际电压降小。等式（1)可被如下修改以便通过将关于电压降的表达 式乘以一校正因子来将开关的电阻纳入考虑：
[0058]
(4)
[0059]其中f是校正因子。校正因子f比1小，因为实际电压降比等式（1)所确定的电压降 小。例如，校正因子可具有介于0.8与0.9之间的值。开关的导通电阻越低，开关越近似于具 有零导通电阻的理想开关，且校正因子越接近于1。可通过将使用等式（1)所确定的电压降 与从对物理器件和/或电路模拟的测量所获得的电压降进行比较来确定校正因子f。
[0060]用于确定下游电容Cdn的等式(2)可如下基于等式(4)来修改：
[0061 ]
[0062] 因为校正因子f比1小，所以针对给定的电压降约束和上游电容Cup，等式(5)确定比 等式(2)更大的下游电容C dn。用于确定下游电路120的某一区段的电容的等式(3)可按类似 的方式被如下修改：
[0063]
(6)';
[0064] 等式(6)可被用来确定下游电路120的每一个区段310(1)-310(M)的电容Cdn(I)- Cdn(M)。例如，等式(6)可被使用在以上讨论的迭代过程和/或方法400中。针对下游电路120 的区段310(1)-310(M)，等式(6)比等式(3)确定更大的电容Cdn(I)-Cdn(M)，并且因此确定这 些区段更大的大小。
[0065]图5示出根据本公开的一实施例的在上电序列期间针对上游电路115的电压波形 510和针对下游电路120的前两个区段310(1)和310(2)的电压波形520(1)和520(2)的示例。 在时间t0之前，上游电路115的电压近似等于电源110的供电电压Vdd。而且，在时间t0之前， 下游电路120是不活跃的并且电源开关130的所有开关330(1)-330(M)是断开的。结果，第一 和第二区段310(1)和310(2)中的每一者的电压近似为零伏。
[0066]在时间t0,用于第一区段310(1)的开关330(1)被闭合以使第一区段310(1)上电。 这导致电荷通过开关330(1)从上游电路115中的电容器快速地流向第一区段310(1)中的电 容器。电荷的转移快速降低了上游电路115的电压，从而在上游电路115处导致电压降515 (1)。对于具有低导通电阻的开关，来自电源110的电荷对电压降515(1)没有太多的影响，因 为PDN的电感减缓了从电源110到上游电路115的电荷转移。通过根据等式(3)或(6)来确定 第一区段310(1)的大小，电压降515(1)可按电压降约束(例如，0.05)来定界。应当领会，图5 中示出的电压降515(1)的大小被夸大以便于解说。
[0067] 在电压降515(1)之后，上游电路115和第一区段310(1)的电压振荡，从而在上游电 路115和第一区段310(1)处的电源轨上产生了电压波纹525(1)。振荡是由RLC电路的谐振导 致的，该RLC电路由TON的电感、上游电路115和第一区段310(1)的电容、以及TON、上游电路 115和第一区段310(1)的电阻形成。谐振是由因第一开关330(1)的闭合所导致的电压降515 (1)触发的。RLC电路的谐振频率可由下式近似：
[0068]
(7)
[0069]其中ω是谐振频率，L包括TON的电感，而C包括上游电路115和第一区段310(1)的 电容。波纹525 (1)受到PDN、上游电路115和第一区段310 (1)的电阻的抑制，这耗散能量。结 果，波纹525(1)随时间消失，而上游电路115和第一区段310(1)的电压稳定至接近于供电电 压Vdd的值。
[0070] 从时间to的一段时延之后，用于第二区段310(2)的开关330(2)在时间tl被闭合以 使第二部分310(2)上电。在一个方面，该时延为上游电路115和第一区段310(1)处的电压提 供了足够的时间以稳定至接近供电电压Vdd的值(被称为稳定时间）。例如，稳定时间可以是 波纹525(1)的电压摆幅减少到小于标称供电电压的2%的值所花费的时间。由此，在用于第 二区段310(2)的开关330(2)闭合之际，上游电路115和第一区段310(1)已经被近似地充电 到供电电压Vdd。
[0071] 在时间tl处，开关330(2)将第二区段310(2)连接到上游电路115和第一区段310 (1) ，从而导致电荷从上游电路115和第一区段310(1)中的电容器快速地流向第二区段310 (2) 中的电容器。电荷的转移快速地减少了上游电路115和第一区段310(1)的电压，从而在 上游电路115和第一区段310(1)处导致电压降515(2)。通过根据等式(3)或(6)来确定第二 区段310(2)的大小，电压降515(2)可由电压约束(例如，0.05)来定界。应当领会，图5中示出 的电压降515(2)的大小被夸大以便于解说。
[0072] 在电压降515(2)之后，上游电路115与第一和第二区段310(1)和310(2)的电压振 荡，从而在电源轨上产生了电压波纹525(2)。波纹525(2)随时间消失，而上游电路115与第 一和第二区段310(1)和310(2)的电压稳定至接近于供电电压Vdd的值。
[0073]从时间tl的一段时延之后，用于第三区段310(3)的开关330(3)被闭合以使第三区 段310(3)上电（图5中没有示出）。该时延可近似等于波纹525(2)的稳定时间，以使得在用于 第三区段310(3)的开关330(3)被闭合之际，上游电路115以及第一和第二区段310(1)和310 (2)已被近似地充电至供电电压Vdd。
[0074]图6示出了根据本公开的一实施例的电源开关130的示例性实现。在该实施例中， 用于顺序地使下游电路120的区段310(1)-310(M)上电的开关632(1)-632(M)包括多个P型 金属氧化物半导体(PMOS)晶体管开关。每一个PMOS开关632(1 )-632(M)可通过将相应的栅 极驱动至高电平而被断开(关断），以及通过将相应的栅极驱动至低电平而被闭合（导通）。 尽管图6针对每一个区段310(1)-310(M)示出一个PMOS开关632(1)-632(M)，但是应当领会， 电源开关130可针对每一个区段310(1)-310(]\〇包括不止一个?]\?)3开关632(1)-632(]\〇。例 如，电源开关130可针对每一区段包括并行连接的多个PMOS开关。
[0075] 在该实施例中，开关632(1 )-632(M)由电源管理器件640控制。如果下游电路120要 进入不活跃状态，则电源管理器件640可断开所有的开关632(1)-632(M)，以使得下游电路 120的每一个区段310(1)-310(M)从电源110断开以减少漏电。如果下游电路120要从不活跃 状态被唤醒，则电源管理器件640可在上电序列期间顺序地闭合（导通）开关632(1)-632 (M)，以便顺序地使下游电路120的区段310(1)-310(M)上电。区段310(1)-310(M)的大小可 逐步增大，而电源管理器件640可顺序地闭合（导通)开关632(1 )-632(M)，以使得区段310 (1)-310(M)以尺寸增大的次序被上电（即，从最小的区段310(1)到最大的区段310(M))。 [0076]电源管理器件640包括电源门控控制器645和串联耦合以便形成延迟链652的多个 延迟元件650( I )-650(M_l)。电源管理器件640的输出被親合至第一开关632( 1)的栅极和第 一延迟元件650(1)的输入。每一个延迟元件650(1 )-650(Μ-1)的输出被耦合至开关632(2)-632(M)中相应的一个开关的栅极。更具体地，第一延迟元件的输出650(1)被耦合至第二开 关632(2)的栅极，第二延迟元件650(2)的输出被耦合至第三开关632(3)的栅极，以此类推。 [0077] 如果下游电路120将从不活跃状态被唤醒，则该电源门控控制器645在时间t0处向 延迟链652输出上电信号以顺序地导通开关632(1)-632(M)。例如，当某一应用或者其他电 路需要使用下游电路120时，下游电路120可被唤醒。当开关632(1 )-632(M)使用PMOS开关来 实现时，该上电信号可包括低电压信号(逻辑零），因为将PMOS开关的栅极驱动至低电平会 导通PMOS开关。
[0078]在时间t0处，上电信号使第一开关632(1)导通以使第一区段310(1)上电。第一延 迟元件650(1)将上电信号延迟第一时延，并在时间tl处将上电信号输出至第二延迟元件 650(2)和第二开关632(2)。由此，在从时间t0开始的第一时延之后，第一延迟元件650(1)的 输出使第二开关632(2)导通。第一时延可近似等于上游电路115和第一区段310(1)处的电 压的稳定时间。
[0079] 第二延迟元件650(2)将上电信号延迟第二时延，并且在时间t2处将上电信号输出 至第三延迟元件（图6中未示出）和第三开关632(3)。由此，在第二时延之后，第二延迟元件 650(2)的输出使第三开关632(3)导通。第二时延可近似等于上游电路115以及第一和第二 区段310(1)和310(2)处的电压的稳定时间。
[0080] 一般而言，每一个延迟元件650(1)-650(M-1)将上电信号延迟延迟元件的时延。由 此，在从前一开关被导通的时间开始的一时延之后，每一个延迟元件650 (1) -650 (M-1)的输 出导通相应的开关632(2)-632(M)，其中该时延近似等于延迟元件的时延。每一个延迟元件 650(1)-650(M-1)的时延可近似等于上游电路115和先前区段处的电压的稳定时间。
[0081 ] 最后一个延迟元件650 (M-1)的输出可被耦合至电源门控控制器645，在该情形中， 上电信号在传播通过延迟元件650(1)-650(M-1)之后返回至电源门控控制器645。在该实施 例中，电源门控控制器645可将上电信号的返回看作下游电路120的各区段310(1)-310(M) 已经被上电的指示。
[0082]在一个实施例中，下游电路120可包括可被划分为不同大小的受电源门控的区段 的存储器。例如，该存储器可包括大量位线，其中每一个区段310(1)-310(M)包括位线的子 集。在该示例中，到每一条位线的电源可由一单独的开关来控制。这向电路设计者提供了选 择每一个区段中位线的数量并且因此选择每一个区段的大小的灵活性。一个区段中位线的 数量越多，该区段的大小越大。
[0083]每一区段的大小可选自多个不同的大小，其中每一个大小对应于不同数量的位 线。在该示例中，当一区段的大小被确定(例如，基于等式(3)或(6))时，电路设计者可从多 个大小中选择与该区段的所确定的大小最接近的大小。如果最接近的大小比所确定的大小 更大，那么电路设计者可以选择比所确定的大小更小的最接近的大小以确保满足电压降约 束。
[0084] 图7示出根据本公开的一实施例的用于使包括多个大小逐步增大的区段的电路上 电的方法700。
[0085] 在步骤710中，接收用于使电路上电的信号。例如，该信号可包括由电源门控控制 器(例如，电源门控控制器645)输出的上电信号。
[0086] 在步骤720中，响应于该信号，按照大小增大的次序使这些区段顺序地上电。例如， 上电信号可沿延迟链(例如，延迟链625)向下传播，该延迟链顺序地导通将这些区段(例如， 310(1)-310(1〇)连接到电源(例如，电源110)的开关(例如，开关632(1)-632(1〇)。
[0087] 提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公 开。对本公开的各种修改对本领域技术人员而言将容易是显而易见的，并且本文中所定义 的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此，本公开并非旨在 被限定于本文中所描述的示例，而是应被授予与本文中所公开的原理和新颖特征相一致的 最广范围。
【主权项】
1. 一种用于确定下游电路中受电源门控的区段的大小的方法，所述方法包括： 基于上游电路的电容和电压降约束来确定第一区段的电容； 基于所述上游电路的电容、所述电压降约束、以及所述第一区段的所确定的电容来确 定第二区段的电容； 基于所述上游电路的电容、所述电压降约束、以及所述第一区段和第二区段的所确定 的电容来确定第三区段的电容； 基于所述第一区段、第二区段和第三区段中的每一个区段的所确定的电容来确定所述 第一区段、第二区段和第三区段中的每一个区段的大小。2. 如权利要求1所述的方法，其特征在于，所述下游电路包括存储器。3. 如权利要求1所述的方法，其特征在于，确定所述第二区段的电容包括:基于所述上 游电路的电容与所述第一区段的所确定的电容的总和来确定所述第二区段的电容。4. 如权利要求3所述的方法，其特征在于，确定所述第三区段的电容包括:基于所述上 游电路的电容、所述第一区段的所确定的电容、以及所述第二区段的所确定的电容的总和 来确定所述第三区段的电容。5. 如权利要求1所述的方法，其特征在于，确定所述第一区段、第二区段和第三区段中 的每一个区段的大小包括:将所述第一区段、第二区段和第三区段中的每一个区段的所确 定的电容除以电容密度。6. 如权利要求1所述的方法，其特征在于，确定所述第一区段的电容包括:基于校正因 子来确定所述第一区段的电容。7. 如权利要求6所述的方法，其特征在于，所述校正因子具有至少为0.8的值。8. 如权利要求1所述的方法，其特征在于，所述电压降约束约为0.05或者更少。9. 一种用于使包括大小逐步增大的多个区段的电路上电的方法，所述方法包括： 接收用于使所述电路上电的信号；以及 响应于所述信号，按大小增大的次序顺序地使所述多个区段上电。10. 如权利要求9所述的方法，其特征在于，所述多个区段具有不同的电容，并且顺序地 使所述多个区段上电包括:按电容增大的次序顺序地使所述多个区段上电。11. 如权利要求9所述的方法，其特征在于，所述电路包括被划分为所述多个区段的存 储器。12. 如权利要求9所述的方法，其特征在于，所述多个区段中的每一个区段通过一单独 的开关被选择性地连接到电源轨，并且顺序地使所述多个区段上电包括顺序地闭合所述开 关。13. 如权利要求12所述的方法，其特征在于，顺序地闭合所述开关包括： 闭合用于所述多个区段中的第一区段的开关；以及 在一时延之后闭合用于所述多个区段中的第二区段的开关，其中所述时延等于或者长 于所述电源轨上由用于所述多个区段中的所述第一区段的开关的闭合所触发的电压波纹 的稳定时间。14. 一种用于使包括大小逐步增大的多个区段的电路上电的设备，所述设备包括： 用于接收用于使所述电路上电的信号的装置；以及 用于响应于所述信号，按大小增大的次序顺序地使所述多个区段上电的装置。15. 如权利要求14所述的设备，其特征在于，所述多个区段具有不同的电容，并且用于 顺序地使所述多个区段上电的装置包括:用于按电容增大的次序顺序地使所述多个区段上 电的装置。16. 如权利要求14所述的设备，其特征在于，所述电路包括被划分为所述多个区段的存 储器。17. 如权利要求14所述的设备，其特征在于，所述多个区段中的每一个区段通过一单独 的开关被选择性地连接到电源轨，并且所述用于顺序地使所述多个区段上电的装置包括用 于顺序地闭合所述开关的装置。18. 如权利要求17所述的设备，其特征在于，所述用于顺序地闭合所述开关的装置包 括： 用于闭合用于所述多个区段中的第一区段的开关的装置；以及 用于在一时延之后闭合用于所述多个区段中的第二区段的开关的装置，其中所述时延 等于或者长于所述电源轨上由用于所述多个区段中的所述第一区段的开关的闭合所触发 的电压波纹的稳定时间。19. 一种用于使包括多个大小逐步增大的区段的电路上电的设备，所述设备包括： 多个开关，其中所述开关中的每一个开关被配置为选择性地将所述区段中相应的一个 区段连接到电源轨；以及 电源管理器件，所述电源管理器件被配置为顺序地闭合所述开关，以使得所述开关按 大小增大的次序顺序地使所述多个区段上电。20. 如权利要求19所述的设备，其特征在于，所述多个区段具有不同的电容，并且所述 电源管理器件被配置为顺序地闭合所述开关，以使得所述开关按电容增大的次序顺序地使 所述多个区段上电。21. 如权利要求19所述的设备，其特征在于，所述电路包括被划分为所述多个区段的存 储器。22. 如权利要求19所述的设备，其特征在于，所述电源管理器件包括： 串联耦合以形成延迟链的多个延迟元件，其中每一个开关被耦合至沿所述延迟链的一 不同点；以及 电源门控控制器，所述电源门控控制器被配置为如果所述电路将从不活跃状态被上 电，则向所述延迟链输出上电信号。23. 如权利要求22所述设备，其特征在于，所述开关中的每一个开关包括一个或者多个 P型金属氧化物半导体(PMOS)晶体管，并且所述上电信号是低电压信号。24. 如权利要求23所述设备，其特征在于，所述延迟元件中的一个延迟元件的时延等于 或者长于所述电源轨上由所述开关之一的闭合所触发的电压波纹的稳定时间。
【文档编号】H03K19/00GK105917583SQ201580004789
【公开日】2016年8月31日
【申请日】2015年1月16日
【发明人】R·M·库茨
【申请人】高通股份有限公司