LED驱动装置和控制方法及其线电压补偿电路和控制方法与流程

本发明涉及LED照明和电路设计领域，具体而言，涉及一种LED驱动装置和控制方法及其线电压补偿电路和控制方法。

背景技术：

图1是LED照明应用系统工作原理简单示意图。图中交流市电AC经过整流桥，滤波电容C1变成恒定DC输入电压，R、C2是系统上电的启动电路，C3是负载LED滤波电容，D是续流二极管，L是电感，IC是LED lighting(LED照明)驱动控制芯片，RCS是设置负载LED电流的电阻。IC内部DRAIN管脚到CS管脚的通路包含功率开关MOS，这里认为功率开关MOS闭合时，DRAIN管脚到CS管脚的通路的导通电阻为零，其中，IC的VCC引脚为电源引脚，与直流电源连接，用于给IC的内部电路供电；IC的GND管脚为接地引脚，与地线连接；IC的DRAIN管脚为IC的功率开关MOS的漏极管脚，与LED连接，用于控制LED工作；IC的CS管脚为检流输入引脚，用于限制负载LED电流，与电阻RCS连接。

图1系统简单工作原理说明：首先这个应用系统工作在电感电流临界导通模式，即电感电流从峰值下降到零时，开启开关MOS，电感电流开始线性上升，电阻RCS上电压也开始上升，当RCS上电压降等于内部基准电压VREF时，关断开关MOS，电感电流开始下降，到零时开启开关MOS，一直循环工作。

当IC内功率开关MOS闭合时，通过电感L电流为：

i_L(t)＝((VIN-VLED)/L)*t，

VLED为负载LED电压降，t为开关MOS导通时间点，VIN为整流桥后DC电压值。通过电感最大峰值电流为IL(peak)＝VREF/RCS，VREF是芯片IC内部基准电压。所以流过负载LED的平均电流为ILED＝VREF/(2*RCS)。

但是在实际工作当中，RCS上电压即使达到内部基准电压VREF，由于内部电路模块需要响应时间，逻辑电路需要信号传输时间，不能立即关断开关MOS。一般认为电路模块响应时间与逻辑电路信号传输时间之和为系统延迟时间。在系统延迟时间内，开关MOS仍然开启，电感电流继续增加，这就导致了通过电感电流的峰值高于初始设定值VREF/RCS，通过负载LED电流也高于设定值。并且流过电感电流的斜率与输入电压VIN成正比，当VIN从小变大时，流过电感电流斜率也从小变大，这样由于系统延迟导致电感峰值电流随着VIN变大逐渐变大，进一步说流过负载LED电流随着VIN变大也逐渐变大。这样系统性能就比较差，线性调整率不好，不能满足客户需求。

针对这一问题，市场上现有芯片的解决方案：设定系统延迟时间是固定不变的如200nS，通过内部电路处理，让开关MOS提前系统延迟时间关断，这样就做到通过负载LED电流等于初始设定值，在性能得到了很大优化。

这种解决方案设定了前提条件：认为系统延迟是是恒定的。而系统延迟时间由电路模块响应时间与逻辑电路信号传输时间两部分组成。逻辑电路信号传输时间由于内部电源恒定，可以认为这个时间恒定的。但内部电路模块响应时间会随着系统应用环境的变化而发生很大变化，这个时间并不是恒定的。因此按照固定的系统延迟时间来进行调整开关MOS导通时间，不可避免的会遇到调整不够或调整过头的问题。

内部电路模块响应时间不恒定原因如下：一般芯片内部通过比较器来检测RCS电压是否达到内部设定的基准电压值VREF，由于RCS电压以一定斜率上升，理论来讲，当RCS上电压稍大于基准电压时，比较器输出立即进行电位翻转，关断开关MOS。但是实际情况由于比较器受到自身增益，偏置电流，设计失配等原因影响，当RCS上电压稍大于基准电压时，比较器输出并不会立即进行电位翻转。经过一定的响应时间，才能有效翻转。这个响应时间和RCS电压上升斜率有直接关系，如果RCS电压上升斜率很小，那么比较器就需要比较大的响应时间，如果RCS电压上升斜率很大，那么比较器响应时间就比较小。因此在整个交流市电输入范围内176V～264V，系统延迟时间并不是恒定的，并且比较器响应时间占整个系统延迟时间很大比例。

针对现有的LED驱动装置内部的系统延迟时间不固定，导致出现由系统延迟时间变化引起补偿不足或过度补偿的问题，目前尚未提出有效的解决方案。

技术实现要素：

本发明实施例提供了一种LED驱动装置和控制方法及其线电压补偿电路和控制方法，以至少解决现有的LED驱动装置内部的系统延迟时间不固定，导致出现由系统延迟时间变化引起补偿不足或过度补偿的技术问题。

根据本发明实施例的一个方面，提供了一种LED驱动装置的线电压补偿电路，包括：第一电路单元，第一电路单元的第一端与LED驱动装置的第一管脚连接，用于采样电流检测电阻的峰值电压；第二电路单元，第二电路单元的第一端接入基准电压，用于采样基准电压；电压补偿电路单元，电压补偿电路单元的第一端、第一电路单元的第二端和第二电路单元的第二端连接于第一节点，电压补偿电路单元的第二端与LED驱动装置的第一管脚连接，用于电压补偿；其中，LED驱动装置的第一管脚与电流检测电阻的第一端连接，电流检测电阻的第二端接地。

根据本发明实施例的另一方面，还提供了一种LED驱动装置的线电压补偿电路的控制方法，包括：采样基准电压和电流检测电阻的峰值电压；获取峰值电压和基准电压的差值；根据差值和峰值电压，得到降低后的峰值电压。

根据本发明实施例的另一方面，还提供了一种LED驱动装置，包括：上述实施例中的LED驱动装置的线电压补偿电路。

在本发明实施例中，可以通过第一电路采样电流检测电阻的峰值电压，通过第二电路采样基准电压，并通过电压补偿电路进行电压补偿，从而降低电流检测电阻的峰值电压，补偿由系统延迟造成的电流偏差，从而解决了现有的LED驱动装置内部的系统延迟时间不固定，导致出现由系统延迟时间变化引起补偿不足或过度补偿的技术问题。因此，通过本发明上述实施例提供的方案，可以达到调整LED驱动装置的关断时间，保证负载LED电流等于初始设定值，提高照明系统的性能，满足客户需求。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据现有技术的一种LED照明应用原理的示意图；

图2是根据本发明实施例的一种LED驱动装置的线电压补偿电路的示意图；

图3a是根据本发明实施例的一种可选的LED驱动装置的线电压补偿电路的示意图；

图3b是根据本发明实施例的一种可选的LED驱动装置的第二控制电路的示意图；

图4是根据本发明实施例的一种可选的LED驱动装置的线电压补偿电路的时序示意图；以及

图5是根据本发明实施例的一种LED驱动装置的线电压补偿电路的控制方法的流程图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

实施例1

根据本发明实施例，提供了一种LED驱动装置的线电压补偿电路的电路实施例。

图2是根据本发明实施例的一种LED驱动装置的线电压补偿电路的示意图，如图2所示，该线电压补偿电路包括：

第一电路单元21，第一电路单元的第一端与LED驱动装置的第一管脚连接，用于采样电流检测电阻的峰值电压。

第二电路单元23，第二电路单元的第一端接入基准电压，用于采样基准电压。

电压补偿电路单元25，电压补偿电路单元的第一端、第一电路单元的第二端和第二电路单元的第二端连接于第一节点，电压补偿电路单元的第二端与LED驱动装置的第一管脚连接，用于电压补偿。

其中，LED驱动装置的第一管脚与电流检测电阻的第一端连接，电流检测电阻的第二端接地。

具体的，上述的LED驱动装置可以是LED驱动芯片或者LED驱动模组，本发明实施例中以LED驱动芯片为例，进行详细说明。上述的LED驱动芯片的第一管脚可以是CS管脚，上述的电流检测电阻可以是设置负载LED电流的电阻RCS，上述的峰值电压可以是电阻RCS的峰值电压VCSP，上述的基准电压可以是VREF，上述的第一节点可以是Z1，如图3a所示。

在一种可选的方案中，如图3a所示，线电压补偿电路可以包括：第一电路单元、第二电路单元和电压补偿电路单元，如图3a中的实线框所示，第一电路单元的一端与LED驱动芯片的CS管脚连接，第二电路单元的一端接入基准电压VREF，第一电路单元的另一端、第二电路单元的另一端和电压补偿电路单元的一端连接于节点Z1，电压补偿电路单元的另一端与LED驱动芯片的CS管脚连接。可以通过第一电路单元采样电阻RCS的峰值电压VCSP，并通过第二电路单元采样基准电压VREF，流过第一电路单元的电流等于流过流经第二电路单元的电流与流经电压补偿电路单元的电流之和，如果第一电路单元的等效电阻为R1，第二电路单元的等效电阻为R2，电压补偿电路单元的等效电阻为R3，则电压补偿电路单元上的电压为V＝(VCSP/R1-VREF/R2)*R3，电压补偿电路单元和电阻RCS的总电压为VCSP，则电阻RCS上的实际电压VCS＝VCSP-(VCSP/R1-VREF/R2)*R3，即将电阻RCS的峰值电压VCSP与基准电压VREF的差值进行一定比例的放大之后叠加在电流检测电阻的电压上，从而降低电阻RCS的峰值电压，以补偿由系统延迟造成的电流偏差。

采用本发明上述实施例，可以通过第一电路单元采样电流检测电阻的峰值电压，通过第二电路单元采样基准电压，并通过电压补偿电路单元进行电压补偿，从而降低电流检测电阻的峰值电压，补偿由系统延迟造成的电流偏差，从而解决了现有的LED驱动装置内部的系统延迟时间不固定，导致出现由系统延迟时间变化引起补偿不足或过度补偿的技术问题。因此，通过本发明上述实施例提供的方案，可以达到调整LED驱动装置的关断时间，保证负载LED电流等于初始设定值，提高照明系统的性能，满足客户需求。

可选地，在本发明上述实施例中，上述的第一电路单元还包括：

采样电路，采样电路的第一端与第一电路单元的第一端连接。

第一负反馈环路，第一负反馈环路的第一端与采样电路的第二端连接，第一负反馈环路的第二端与第一电路单元的第二端连接，用于将峰值电压转换为峰值电流。

第一电阻，第一电阻的第一端与第一负反馈环路的第三端连接，第一电阻的第二端接地。

具体的，上述的电阻可以是R2，如图3a所示。

在一种可选的方案中，如图3a所示，第一电路单元可以包括采样电路、第一负反馈环路，如图3a中的虚线框所示和电阻R2，采样电路的一端与LED驱动芯片的CS管脚连接，采样电路的另一端与第一负反馈环路的一个输入端连接，第一负反馈环路的另一个输入端连接于节点Z1，第一负反馈环路的输出端与电阻R2的一端连接，电阻R2的另一端接地。采样电路可以采样到电阻RCS的峰值电压VCSP，第一负反馈环路可以保持电阻RCS的峰值电压，并把电阻RCS的峰值电压转换成电流，得到峰值电流，峰值电流与流经电阻R2的电流相同，电阻R2的电流I_R2＝VCSP/R2。

可选地，在本发明上述实施例中，上述的采样电路包括：

第一开关，第一开关的第一端与采样电路的第一端连接。

具体的，上述的第一开关可以是开关S1，如图3a所示。

第一放大器，第一放大器的第一输入端与第一开关的第二端连接，第一放大器的第二输入端与第一放大器的输出端连接，第一放大器的输出端与采样电路的第二端连接。

具体的，上述的第一放大器可以是放大器AMP2，如图3a所示。

第一电容，第一电容的第一端、第一开关的第二端和第一放大器的第一输入端连接于第二节点，第一电容的第二端接地。

具体的，上述的第一电容可以是电容C1，上述的第二节点可以是Z2，如图3a所示。

在一种可选的方案中，如图3a所示，采样电路可以包括开关S1、放大器AMP2和电容C1，开关S1的一端与LED驱动芯片的CS管脚连接，开关S1的另一端、电容C1的一端以及放大器AMP2的一个输入端连接于节点Z2，电容C1的另一端接地，放大器AMP2的另一个输入端与放大器AMP2的输出端连接。当第一开关S1闭合时，第一电容开始充电，采样电阻RCS的峰值电压，并通过放大器对采样到的峰值电压进行采样跟随，并将采样后的峰值电压输入至第一负反馈环路进行保持。

可选地，在本发明上述实施例中，上述的第一负反馈环路包括：

第二开关，第二开关的第一端与第一负反馈环路的第一端连接。

具体的，上述的第二开关可以是开关S2，如图3a所示。

第二放大器，第二放大器的第一输入端与第二开关的第二端连接，第二放大器的第二输入端与第一负反馈环路的第三端连接。

具体的，上述的第二放大器可以是放大器AMP3，如图3a所示。

第二电容，第二电容的第一端、第二开关的第二端和第二放大器的第一输入端连接于第三节点，第二电容的第二端接地。

具体的，上述的第二电容可以是电容C2，上述的第三节点可以是Z3，如图3a所示。

第一场效应管，第一场效应管的漏极与第一负反馈环路的第二端连接，第一场效应管的栅极与第二放大器的输出端连接，第一场效应管的源极与第一负反馈环路的第三端连接。

具体的，上述的第一场效应管可以是NMOS管(N沟道场效应晶体管，Negative channel-Mental-Oxide-Semiconductor的简写)N2，如图3a所示。

在一种可选的方案中，如图3a所示，第一负反馈环路可以包括：开关S2、电容C2、放大器AMP3和NMOS管N2，开关S2的一端与采样电路的放大器AMP2的输出端连接，开关S2的另一端、电容C2的一端和放大器AMP3的一个输入端连接于节点Z3，电容C2的另一端接地，放大器AMP3的另一个输入端、电阻R2的一端和NMOS管N2的源极S连接于一点，NMOS管N2的栅极G与放大器AMP3的输出端连接，NMOS管N2的漏极D连接于节点Z1。当开关S2闭合时，电容C2充电，放大器AMP3的输入电压为CSP，在N2导通之后，流经N2的电流与R2的电流相同，I_N2＝I_R2＝VCSP/R2。

可选地，在本发明上述实施例中，上述的第二电路单元包括：

第二负反馈环路，第二负反馈环路的第一端与第二电路单元的第一端连接，用于将基准电压转换为基准电流。

第二电阻，第二电阻的第一端与第二负反馈环路的第二端连接，第二电阻的第二端接地。

具体的，上述的第二电阻可以是电阻R1，如图3a所示。

第二场效应管，第二场效应管的源极与直流电源连接，第二场效应管的漏极、第二场效应管的栅极和第二负反馈环路的第三端连接于第四节点。

具体的，上述的第二场效应管可以是PMOS管(P沟道场效应晶体管，Positive channel-Mental-Oxide-Semiconductor的简写)P1，上述的第四节点可以是节点Z4，如图3a所示。

第三场效应管，第三场效应管的栅极与第二场效应管的栅极连接，第三场效应管的源极与直流电源连接，第三场效应管的漏极与第二电路单元的第二端连接。

具体的，上述的第二场效应管可以是PMOS管P2，上述的直流电源可以是VCC，如图3a所示。

其中，第二场效应管与第三场效应管的尺寸相同。

具体的，PMOS管P1和P2形成电流镜，且P1、P2晶体管尺寸相同，流过P1、P2电流相等，如图3a所示。

在一种可选的方案中，如图3a所示，第二电路单元可以包括：第二负反馈环路(如图3a中的实线框所示)、电阻R1、PMOS管P1和P2，PMOS管P1和P2的源极S均连接直流电源VCC，PMOS管P1和P2的栅极G连接在一起，构成电流镜，PMOS管P1的栅极G、PMOS管P1的漏极D和第二负反馈环路的另一个输入端连接于节点Z4，PMOS管P2的漏极D与节点Z1连接，第二负反馈环路的一个输入端接入基准电压VREF，第二负反馈环路的输出端经过电阻R1接地。当PMOS管P1和P2导通时，流经PMOS管P1的电流与流经电阻R1的电流相同，并且流经电阻R1的电流与基准电流相同，则I_P1＝I_R1＝VREF/R1，即流经PMOS管P2的电流I_P2＝I_P1＝VREF/R1。

可选地，在本发明上述实施例中，上述的第二负反馈环路包括：

第三放大器，第三放大器的第一输入端与第二负反馈环路的第一端连接，第三放大器的第二输入端与第二负反馈环路的第二端连接。

具体的，上述的第三放大器可以是放大器AMP1，如图3a所示。

第四场效应管，第四场效应管的栅极与第三放大器的输出端连接，第四场效应管的源极与第二负反馈环路的第二端连接，第四场效应管的漏极与第二负反馈环路的第三端连接。

具体的，上述的第四场效应管可以是NMOS管N1，如图3a所示。

在一种可选的方案中，如图3a所示，放大器AMP1，NMOS管N1构成第二负反馈环路，放大器AMP1的一个输入端接入基准电压VREF，NMOS管N1的栅极G与放大器AMP1的输出端连接，NMOS管N1的漏极D与节点Z4连接，NMOS管N1的源极S、放大器AMP1的另一个输入端和电阻R1的一端连接于一点。当NMOS管N1导通，PMOS管P1和P2导通时，流经PMOS管P1的电流、流经NMOS管N1的电流以及流经电阻R1的电流相同，并且流经电阻R1的电流与基准电流相同，则I_P1＝I_R1＝VREF/R1，即流经PMOS管P2的电流I_P2＝I_P1＝VREF/R1。

可选地，在本发明上述实施例中，上述的电压补偿电路单元包括：

第五场效应管，第五场效应管的源极与直流电源连接，第五场效应管的栅极与第五场效应管的漏极连接，第五场效应管的漏极与电压补偿电路单元的第一端连接。

具体的，上述的第五场效应管可以是PMOS管P3，上述的直流电源可以是VCC，如图3a所示。

第六场效应管，第六场效应管的源极与直流电源连接，第六场效应管的栅极与第五场效应管的栅极连接。

具体的，上述的第六场效应管可以是PMOS管P4，如图3a所示。

第三电阻，第三电阻的第一端与第六场效应管的漏极连接，第三电阻的第二端与电压补偿电路单元的第二端连接。

具体的，上述的第三电阻可以是电阻R3，如图3a所示。

其中，第五场效应管与第六场效应管的尺寸相同。

具体的，PMOS管P3和P4形成电流镜，且P3、P4晶体管尺寸相同，流过P3、P4电流相等，如图3a所示。

在一种可选的方案中，如图3a所示，电压补偿电路单元可以包括：电阻R3、PMOS管P3和P4，电阻R3的一端与LED驱动芯片的CS管脚连接，R3的另一端与PMOS管P4的漏极D连接，PMOS管P3和P4的源极S均与VCC连接，PMOS管P3和P4的栅极G连接在一起，构成电流镜，PMOS管P3的栅极G和PMOS管P3的漏极D连接在一起，并与节点Z1连接。当PMOS管P3和P4导通时，流经P3和P4的电流相等，由于流经P3的电流等于流经N2的电流与流经P2的电流之差，则流经P4的电流为I_P4＝I_P3＝I_N2-I_P2＝(VCSP/R2)-(VREF/R1)，同时流过P4的电流也流过电阻R3，电阻R3上的电压降V_R3＝I_P4*R3＝VCSP*(R3/R2)-VREF*(R3/R1)。

可选地，在本发明上述实施例中，上述的线电压补偿电路还包括：

第一控制电路单元，第一控制电路单元的第一端、第三电阻的第一端和第六场效应管的漏极连接于第五节点，第一控制电路单元的第二端接入基准电压，第一控制电路单元的第三端与LED驱动装置的第一管脚连接，用于控制LED驱动装置的关断。

具体的，上述的第五节点可以是节点Z5，如图3a所示。

第七场效应管，第七场效应管的漏极与LED驱动装置的第二管脚连接，第七场效应管的栅极与LED驱动装置的第三管脚连接，第七场效应管的源极与第一控制电路单元的第四端连接。

具体的，上述的第七场效应管可以是NMOS管N4，NMOS管N4是超高压500V的MOS，上述的LED驱动芯片的第三管脚可以是DRAIN管脚，上述的LED驱动芯片的第三管脚可以是VCC管脚，如图3a所示。

在一种可选的方案中，如图3a所示，线电压补偿电路还可以包括：第一控制电路单元(如图3a中的实线框所示)和NMOS管N4，NMOS管N4的漏极D与LED驱动芯片的DRAIN连接，DRAIN端和系统中电感连接，NMOS管N4的栅极G与LED驱动芯片的VCC连接，第一控制电路单元的第一个输入端(即上述的第一控制电路单元的第一端)与电阻R3的一端连接于节点Z5，第一控制电路单元的第二个输入端(即上述的第一控制电路单元的第二端)接入VREF，第一控制电路单元的第三个输入端(即上述的第一控制电路单元的第四端)与NMOS管N4的源极S连接，第一控制电路单元的输出端(即上述的第一控制电路单元的第三端)与LED驱动芯片的CS管脚连接。当第一控制电路单元的第一端的输入电压大于等于基准电压时，第一控制电路单元关断，电感电流开始下降，当电感电流从峰值下降到零时，第一控制电路单元导通，当NMOS管N4和第一控制电路单元导通时，LED照明应用系统的电感电流开始线性上升。

可选地，在本发明上述实施例中，上述的第一控制电路单元包括：

比较器，比较器的第一端与第一控制电路单元的第一端连接，比较器的第二端与第一控制电路单元的第二端连接，用于当基准电压大于比较器的第一端的输入电压时，输出高电平，当基准电压小于等于比较器的第一端的输入电压时，输出低电平。

具体的，上述的比较器可以是比较器Comparator，如图3a所示。

逻辑电路，逻辑电路的输入端与比较器的输出端连接。

具体的，上述的逻辑电路可以是低压逻辑电路Logic，如图3a所示。

驱动电路，驱动电路的输入端与逻辑电路的输出端连接。

具体的，上述的驱动电路可以是高压驱动Driver电路，如图3a所示。

第八场效应管，第八场效应管的栅极与驱动电路的输出端连接，第八场效应管的源极与第一控制电路单元的第三端连接，第八场效应管的漏极与第一控制电路单元的第四端连接，用于当第八场效应管的栅极输入低电平时关断。

具体的，上述的第八场效应管可以是功率开关NMOS管N3，如图3a所示。

此处需要说明的是，上述系统延迟时间主要由比较器Comparator响应时间和低压逻辑Logic，高压Driver信号传输时间组成。比较器Comparator响应时间和电流检测电阻RCS电压上升斜率有很大关系，RCS电压上升斜率越大，响应时间越短，反之越长。

在一种可选的方案中，如图3a所示，比较器Comparator、低压逻辑电路Logic、高压驱动Driver电路和开关NMOS管N3可以形成驱动控制芯片主信号通路，即第一控制电路单元，比较器Comparator的一个输入端接入基准电压VREF，比较器Comparator的另一个输入端连接Z5，输入电压为CS-IN，低压逻辑电路Logic的输入端与比较器Comparator的输出端连接，低压逻辑电路Logic的输出端与高压驱动Driver电路的输入端连接，低压逻辑电路Logic的输出电压为LVG，高压驱动Driver电路的输出电压为HVG，高压驱动Driver电路的输出端与NMOS管N3的栅极G连接，NMOS管N3的漏极D与NMOS管N4的源极S连接，NMOS管N3的源极S与LED驱动芯片的CS管脚连接。当NMOS管N3导通导通时，比较器Comparator输出高电平，则低压逻辑电路Logic的输出电压LVG和高压驱动Driver电路的输出电压HVG均为高电平，电感电流开始线性上升，电阻RCS上的电压也开始上升；当比较器Comparator的输入电压CS-IN大于等于VREF时，比较器Comparator输出低电平，则低压逻辑电路Logic的输出电压LVG和高压驱动Driver电路的输出电压HVG均为低电平，则NMOS管N3关断，电感电流开始下降，当电感电流从峰值下降到零时，NMOS管N3导通。

可选地，在本发明上述实施例中，上述的线电压补偿电路还包括：

第二控制电路单元，第二控制电路单元的输入端与逻辑电路的输出端连接，第二控制电路单元的第一输出端与第一开关连接，第二控制电路单元的第二输出端与第二开关连接，用于生成控制第一开关闭合或断开的第一控制信号，以及控制第二开关闭合或断开的第二控制信号。

在一种可选的方案中，如图3b所示，线电压补偿电路还可以包括：第二控制电路单元，第二控制电路单元的输入端与低压逻辑电路Logic的输出端连接，第二控制电路单元的第一输出端与开关S1连接，第二控制电路单元的第二输出端与开关S2连接。当低压逻辑电路Logic的输出电压LVG为高电平时，产生开关控制信号S1、S2，第二控制电路单元的第一输出端输出高电平至开关S1，控制开关S1闭合，第二控制电路单元的第二输出端输出低电平至开关S2，控制开关S2断开；当低压逻辑电路Logic的输出电压LVG从高电平变为低电平时，产生开关控制信号S1、S2，第二控制电路单元的第一输出端输出低电平至开关S1，控制开关S1断开，第二控制电路单元的第二输出端输出高电平至开关S2，控制开关S2闭合。

可选地，在本发明上述实施例中，上述的第二控制电路单元包括：

延迟单元，延迟单元的输入端与第二控制电路单元的输入端连接，延迟单元的输出端与第二控制电路单元的第一输出端连接，用于当第二控制电路单元的输入端输入高电平时，输出高电平脉冲至第一开关，控制第一开关闭合，当第二控制电路单元的输入端输入信号从高电平变为低电平时，输出低电平至第一开关，控制第一开关断开。

具体的，上述的延迟单元可以是延迟单元Delay，如图3b所示，主要用来抵消驱动Driver信号传输时间，在保证能够有效采样RCS峰值电压情况下，Delay时间最大程度接近Driver信号传输时间。

第一反相器，第一反相器与延迟单元的输出端连接。

具体的，上述的第一反相器可以是反相器INV1，如图3b所示。

第四电阻，第四电阻的第一端与第一反相器的输出端连接。

具体的，上述第四电阻可以是电阻R4，如图3b所示。

第三电容，第三电容的第一端与第四电阻的第二端连接，第三电容的第二端接地。

具体的，上述的第三电容可以是电容C4，如图3b所示。

第二反相器，第二反相器的输入端、第四电阻的第二端和第三电容的第一端连接于第六节点。

具体的，上述的第一反相器可以是反相器INV2，上述的第六节点可以是节点Z6，如图3b所示。

第三反相器，第三反相器的输入端与第二反相器的输出端连接。

具体的，上述的第一反相器可以是反相器INV3，如图3b所示。

第九场效应管，第九场效应管的栅极与第三反相器的输出端连接，第九场效应管的源极与直流电源连接。

具体的，上述的第九场效应管可以是PMOS管P5，如图3b所示。

第十场效应管，第十场效应管的栅极、第三反相器的输出端和第九场效应管的栅极连接于第七节点。

具体的，上述的第九场效应管可以是NMOS管N5，上述的第七节点可以是节点Z7，如图3b所示。

基准电流，基准电流的输入端与第十场效应管的源极连接，基准电流的输出端接地。

具体的，上述的基准电流可以是IREF，如图3b所示。

第四电容，第四电容的第一端、第十场效应管的漏极和第九场效应管的漏极连接于第八节点，第四电容的第二端接地。

具体的，上述的第四电容可以是电容C3，上述的第七节点可以是节点Z8，如图3b所示。为了在开关N3开启前，第一负反馈环路已稳定的保持住本周期的RCS峰值电压，则开关S2的高电平时间要小于开关NMOS管的N3的最小关断时间，因此，电容C3放电的时间小于开关NMOS管的N3的最小关断时间。

施密特触发器，施密特触发器的输入端与第八节点连接。

具体的，上述的施密特触发器可以是施密特触发器Schmitt，如图3b所示。

或非门，或非门的第一输入端与施密特触发器的输出端连接，或非门的第二输入端与第二反相器的输出端连接，或非门的输出端与第二控制电路单元的第二输出端连接，用于当第二控制电路单元的输入端输入高电平时，输出低电平至第二开关，控制第二开关断开，当第二控制电路单元的输入端输入信号从高电平变为低电平时，输出高电平脉冲至第二开关，控制第二开关闭合。

具体的，上述的或非门可以是或非门Nor2，如图3b所示。

在一种可选的方案中，如图3a和3b所示，第二控制电路单元可以包括：延迟单元Delay、反相器INV1、电阻R4、电容C4、反相器INV2、反相器INV3、PMOS管P5、NMOS管N5、IREF、电容C3、施密特触发器Schmitt和或非门Nor2，延迟单元Delay、反相器INV1、电阻R4、反相器INV2、反相器INV3、施密特触发器Schmitt串联在一起，或非门Nor2的一个输入端和反相器INV2的输出端连接，或非门Nor2的另一个输入端和施密特触发器Schmitt的输出端连接，电容C4的一端与电阻R4和反相器INV2的输入端连接于节点Z6，电容C4的另一端接地，PMOS管P5和NMOS管N5的栅极G连接于节点Z7，反相器INV3的输出端与节点Z7连接，PMOS管P5和NMOS管N5的漏极D连接于节点Z8，PMOS管P5的源极与VCC连接，NMOS管N5的源极通过IREF接地，电容C3的一端、施密特触发器Schmitt的输入端与节点Z8连接，电容C3的另一端接地。当低压逻辑电路Logic的输出电压LVG为高电平时，经过延迟单元Delay进行延迟之后，输出高电平至开关S1，控制开关S1闭合，经过反相器INV1、电阻R4、反相器INV2之后，反相器INV2输出高电平，经过或非门Nor2之后，或非门Nor2输出低电平至开关S2，控制开关S2断开；当低压逻辑电路Logic的输出电压LVG从高电平变为低电平时，经过延迟单元Delay进行延迟之后，输出低电平至开关S1，控制开关S1断开，经过反相器INV1、电阻R4、反相器INV2之后，反相器INV2输出低电平，反相器INV3输出高电平，PMOS管P5关断，NMOS管N5导通，电容C3放电，在电容C3放电结束之前，施密特触发器Schmitt输入高电平，施密特触发器Schmitt输出低电平，经过或非门Nor2之后，或非门Nor2输出高电平至开关S2，控制开关S2闭合，在电容C3放电结束之后，施密特触发器Schmitt输入低电平，施密特触发器Schmitt输出高电平，经过或非门Nor2之后，或非门Nor2输出低电平至开关S2，控制开关S2断开。

下面结合图3a、图3b和图4对本发明一种优选的实施例进行详细说明，如图3a所示，图3a中放大器AMP1，NMOS N1构成负反馈环路，得到流过PMOS P1的基准电流I_P1＝VREF/R1。PMOS P1和P2形成电流镜，且P1，P2晶体管尺寸相同，流过P1，P2电流相等。PMOS P3和P4形成电流镜，且P3，P4晶体管尺寸相同，流过P3，P4电流相等。开关switch1、放大器AMP2和电容C1构成电阻RCS峰值电压采样电路。开关switch2、电容C2、放大器AMP3和NMOS N2构成的负反馈环路电路，来保持RCS峰值电压，同时把RCS峰值电压转换成电流，并流经N2，I_N2＝VCSP/R2，VCSP为采样到的RCS峰值电压。流过PMOS P4的电流为I_P4＝(VCSP/R2)-(VREF/R1)，同时流过P4的电流也流过电阻R3，电阻R3上的电压降V_R3＝VCSP*(R3/R2)-VREF*(R3/R1)。比较器Comparator、低压逻辑电路Logic、高压驱动Driver电路和开关NMOS N3形成驱动控制芯片主信号通路。如图3b所示，在图3b中的电路是用来产生开关控制信号S1、S2。控制信号S1、S2高电平，开关switch1、switch2闭合，反之断开。图中延迟单元Delay主要用来抵消驱动Driver信号传输时间，在保证能够有效采样RCS峰值电压情况下，Delay时间最大程度接近Driver信号传输时间。NMOS N4是超高压500V的MOS，其DRAIN端和系统中电感连接。开关NOMS N3Source端和检测负载LED电流的电阻RCS连接。

结合如图4所示时序来具体说明这种补偿方法的设计原理：假设第一个工作周期没有补偿电压，电阻R3没有压降，比较器Comparator一个输入端CS-IN电压和电阻RCS上电压一样。当开关NMOS N3闭合时，逻辑Logic输出信号LVG、驱动Driver输出信号HVG都为高电平。当电阻RCS电压达到VREF时，经过比较器Comparator响应时间，逻辑Logic传输延迟后，LVG信号由高变低，经过Delay后产生开关switch1控制信号S1，也由高变低，switch1断开，完成RCS峰值电压采样。紧随之后的HVG信号也由高变低，关闭开关NMOS N3。这时采样到的RCS峰值电压VCSP已大于内部基准电压VREF。当S1由高变低时，由反相器INV3，PMOS P5、NMOS N5、基准电流IREF、电容C3、施密特触发器Schmitt和或非门Nor2构成的电路产生开关switch2的控制信号S2。S2高电平时间要小于开关NMOS N3最小关断时间(为了防止开关频率太高，此类芯片一般设计最小关断时间)，目的是在开关N3开启前，已稳定的保持住本周期的RCS峰值电压。本文设计R3＝2*R1＝2*R2(比例系数可微调)，这样电阻R3的压降VR3＝(VCSP-VREF)*2，相当于在电阻RCS电压基础上增加一个补偿电压V_R3，在相邻的两个开关周期内，由于母线电压V_IN不变，电阻RCS电压上升斜率不变，即系统延迟不变。等效为CS-IN峰值电压等于VCSP时，N3才关断。这样RCS上峰值电压VCS＝VCSP-VR3＝VREF-(VCSP-VREF)，而上一周期电阻RCS峰值电压VCS＝VREF+(VCSP-VREF)。同时这个周期采样、保持住的R_CS峰值电压为VREF-(VCSP-VREF)，小于VREF，流过P4的电流为零，电阻R3上没有压降，CS-IN电压等于CS电压，在下一个工作周期就没有补偿电压，就这样循环的工作下去。在相邻工作周期内，一次有2倍(VCSP-VREF)补偿电压，一次没有补偿电压，相邻两个工作周期内，RCS峰值平均电压可近似认为VREF。这样设计带来另一个好处就是相邻周期频率不一样，对系统电磁干扰能起到一定程度改善作用。

如图4所示，VREF为内部基准电压，CS为电阻RCS上压降波形，S1、S2为开关switch1、switch2开关控制信号波形，CSP为采样保持住的RCS峰值电压，最大值为VREF+(VCSP-VREF)，最小值为VREF-(VCSP-VREF)。

计算经过线电压补偿后流过负载LED的平均电流，为了计算公式简洁清楚，电阻RCS的峰值电压和内部基准电压的差值为：

ΔV＝VCSP-VREF，

当开关MOS闭合时，根据电感特性，得到流过电感的电流和其电压降的关系如下等式：

其中V_IN是经过整流桥后的DC电压，V_LED为负载LED的电压降。依据应用系统要求，可知流过电感的峰值电流为

其中，VREF为内部基准电压，RCS为设定流过负载LED电流的电阻。得到一个周期内开关MOS打开时间t_ON、关断时间t_OFF和开关周期，其等式如下：

t_ON＝(L*I_P)/(V_IN-V_LED),t_OFF＝L*I_P/V_LED，

根据以上所述设计思想，得到相邻周期流过电感峰值电流之和、之差，周期之和、之差为：

得到相邻两个周期流过电感的平均电流为

而未经补偿的，由于每个周期电压电流波形一致，一个周期内流过电感的平均电流为

由于ΔV＜VREF，(ΔV/VREF)²＜＜ΔV/VREF，很明显经过线电压调整补偿后的电路，流经负载LED的电流更接近预先设定的电流值VREF/(2*RCS)。

例如，V_IN＝300V，V_LED＝80V，I_LED＝200mA，L＝2.2mH，VREF＝400mV。经计算RCS＝1Ω，t_ON＝4uS，t_OFF＝11uS，T＝15uS，F＝1/T＝66.7kHz，设系统延迟t_Delay＝200nS，得到

ΔV＝20mV，ΔV/VREF＝1/20，(ΔV/VREF)²＝1/400，

得到补偿后流过负载LED电流为

未经补偿流过负载LED电流为

可见经过线电压补偿后，性能得到了很大优化，但是仍然没有完全补偿。原因是我们为了清楚阐述设计思想，并简化计算，认为图3a中的R3＝2*R1＝2*R2。现在假设R3＝(K+1)*R1＝(K+1)*R2得到流过电感的平均电流如下等式：

从等式看到，只要做到T₁＝K*T₂，就可以实现完全补偿。

设a＝ΔV/VREF，等式可简化为：aK²-K+a+1＝0。

若ΔV＝20mV，VREF＝400mV，a＝1/20，得到K≈1.1。所以当R3＝2.1*R1＝2.1*R2，就可以实现完全补偿，流过电感的平均电流

实施例2

根据本发明实施例，提供了一种LED驱动装置的线电压补偿电路的控制方法的方法实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

图5是根据本发明实施例的一种LED驱动装置的线电压补偿电路的控制方法的流程图，如图5所示，该方法包括如下步骤：

步骤S502，采样基准电压和电流检测电阻的峰值电压。

具体的，上述的LED驱动装置可以是LED驱动芯片或者LED驱动模组，本发明实施例中以LED驱动芯片为例，进行详细说明。上述的电流检测电阻可以是设置负载LED电流的电阻RCS，上述的峰值电压可以是电阻RCS的峰值电压VCSP，上述的基准电压可以是VREF。

步骤S504，获取峰值电压和基准电压的差值。

步骤S506，根据差值和峰值电压上，得到降低后的峰值电压。

在一种可选的方案中，如图3a所示，线电压补偿电路可以包括：第一电路单元、第二电路单元和电压补偿电路单元，如图3a中的实线框所示。可以通过第一电路单元采样电阻RCS的峰值电压VCSP，并通过第二电路单元采样基准电压VREF，流过第一电路单元的电流等于流过流经第二电路单元的电流与流经电压补偿电路单元的电流之和，如果第一电路单元的等效电阻为R1，第二电路单元的等效电阻为R2，电压补偿电路单元的等效电阻为R3，则电压补偿电路单元上的电压为V＝(VCSP/R1-VREF/R2)*R3，电压补偿电路单元和电阻RCS的总电压为VCSP，则电阻RCS上的实际电压为VCS＝VCSP-(VCSP/R1-VREF/R2)*R3，即根据峰值电压和基准电压的差值，以及峰值电压，得到降低后的峰值电压，也即将电阻RCS的峰值电压VCSP与基准电压VREF的差值进行一定比例的放大之后叠加在电流检测电阻的电压上，从而降低电阻RCS的峰值电压，以补偿由系统延迟造成的电流偏差。

采用本发明上述实施例，可以通过第一电路单元采样电流检测电阻的峰值电压，通过第二电路单元采样基准电压，并通过电压补偿电路单元进行电压补偿，从而降低电流检测电阻的峰值电压，补偿由系统延迟造成的电流偏差，从而解决了现有的LED驱动装置内部的系统延迟时间不固定，导致出现由系统延迟时间变化引起补偿不足或过度补偿的技术问题。因此，通过本发明上述实施例提供的方案，可以达到调整LED驱动装置的关断时间，保证负载LED电流等于初始设定值，提高照明系统的性能，满足客户需求。

可选地，在本发明上述实施例中，当第八场效应管导通时，控制第一开关闭合，并在延时第一预设时间之后，控制第二开关断开。

具体的，上述的第八场效应管可以是功率开关NMOS管N3，上述的第一开关可以是开关S1，上述的第一预设时间可以是第二控制电路单元传输第二开关的控制信号的传输时间，上述的第二开关可以是开关S2，如图3a和3b所示。

在一种可选的方案中，如图3a和3b所示，比较器Comparator、低压逻辑电路Logic、高压驱动Driver电路和开关NMOS管N3可以形成驱动控制芯片主信号通路，第二控制电路可以包括：延迟单元Delay、反相器INV1、电阻R4、电容C4、反相器INV2、反相器INV3、PMOS管P5、NMOS管N5、IREF、电容C3、施密特触发器Schmitt和或非门Nor2。当功率开关NMOS管N3导通时，低压逻辑电路Logic输出高电平，经过延迟单元之后，输出高电平至开关S1，控制开关S1闭合，并经过反相器INV1、电阻R4、反相器INV2之后，反相器INV2输出高电平，经过或非门Nor2之后，或非门Nor2输出低电平至开关S2，控制开关S2断开。

可选地，在本发明上述实施例中，在第八场效应管导通之后，上述方法还包括：

步骤S508，将峰值电压和基准电压进行比较。

具体的，上述的峰值电压和基准电压可以分别是输入比较器的输入电压CS-IN和输入电压VREF，如图3a所示。

步骤S510，如果峰值电压大于等于基准电压，则控制第八场效应管关断，并控制第一开关断开。

步骤S512，在延时第二预设时间之后，控制第二开关闭合。

具体的，上述的第二预设时间可以是第二控制电路单元传输第二开关的控制信号的传输时间。

步骤S114，在延时第三预设时间之后，控制第二开关断开。

具体的，上述的第三预设时间可以是第四电容的放电时间。

在一种可选的方案中，如图3a和3b所示，当比较器Comparator的输入电压CS-IN大于等于VREF时，比较器Comparator输出低电平，则低压逻辑电路Logic的输出电压LVG和高压驱动Driver电路的输出电压HVG均从高电平变为低电平，则NMOS管N3关断，电感电流开始下降，低压逻辑电路Logic的输出电压LVG经过延迟单元delay之后，输出低电平至开关S1，控制开关S1断开，经过反相器INV1、电阻R4、反相器INV2之后，反相器INV2输出低电平，反相器INV3输出高电平，PMOS管P5关断，NMOS管N5导通，电容C3放电，在电容C3放电结束之前，施密特触发器Schmitt输入高电平，施密特触发器Schmitt输出低电平，经过或非门Nor2之后，或非门Nor2输出高电平至开关S2，控制开关S2闭合，在电容C3放电结束之后，施密特触发器Schmitt输入低电平，施密特触发器Schmitt输出高电平，经过或非门Nor2之后，或非门Nor2输出低电平至开关S2，控制开关S2断开。

实施例3

根据本发明实施例，提供了一种LED驱动装置的产品实施例，包括：实施例1中任意一项的LED驱动装置的线电压补偿电路。

具体的，上述的LED驱动装置可以是LED驱动芯片或者LED驱动模组，本发明实施例中以LED驱动芯片为例，进行详细说明。

采用本发明上述实施例，可以通过第一电路单元采样电流检测电阻的峰值电压，通过第二电路单元采样基准电压，并通过电压补偿电路单元进行电压补偿，从而降低电流检测电阻的峰值电压，补偿由系统延迟造成的电流偏差，从而解决了现有的LED驱动装置内部的系统延迟时间不固定，导致出现由系统延迟时间变化引起补偿不足或过度补偿的技术问题。因此，通过本发明上述实施例提供的方案，可以达到调整LED驱动装置的关断时间，保证负载LED电流等于初始设定值，提高照明系统的性能，满足客户需求。

实施例4

根据本发明实施例，提供了一种LED驱动装置的控制方法的方法实施例，包括：实施例2中任意一项的LED驱动装置的线电压补偿电路的控制方法。

具体的，上述的LED驱动装置可以是LED驱动芯片或者LED驱动模组，本发明实施例中以LED驱动芯片为例，进行详细说明。

采用本发明上述实施例，可以通过第一电路单元采样电流检测电阻的峰值电压，通过第二电路单元采样基准电压，并通过电压补偿电路单元进行电压补偿，从而降低电流检测电阻的峰值电压，补偿由系统延迟造成的电流偏差，从而解决了现有的LED驱动装置内部的系统延迟时间不固定，导致出现由系统延迟时间变化引起补偿不足或过度补偿的技术问题。因此，通过本发明上述实施例提供的方案，可以达到调整LED驱动装置的关断时间，保证负载LED电流等于初始设定值，提高照明系统的性能，满足客户需求。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。