多路径前馈带通放大器的制造方法

多路径前馈带通放大器的制造方法
【专利摘要】示范性的多路径前馈放大器包括多个放大级，所述放大级被配置为形成从输入端子延伸到输出端子的至少部分有区别的放大路径，每个放大路径由多个放大级的相应的子集来限定，其中至少一个放大级是带通谐振器。在各个实现方式中，多路径前馈放大器能够通过具有级联带通谐振器的放大路径来最大化关注频率下的增益。在各个实现方式中，多个放大路径被配置为优化范围从约2GHz至约3GHz的中心频率下的增益。
【专利说明】
多路径前馈带通放大器
技术领域
[0001 ]本公开一般设及放大器，更特别地设及多路径前馈放大器。
【背景技术】
[0002] 放大器能够提高诸如电信号的进入信号的信号特性(例如，电流、电压、功率、其它 信号特性或它们的组合）。许多应用实施放大器W实现期望的功能。例如，模数转换器(ADC) 典型地当将模拟信号转换成数字信号时W多种方式实施放大器。现代处理技术产生了 ADC， 其能够处理更高的频率，经常是通过能够在运些更高频率下提供足够高的增益的放大器而 使能实现的。虽然现有的放大器通常足W满足它们的预期目的，但是它们不是在所有方面 都完全令人满意，尤其是对于高频信号处理。
【附图说明】
[0003] 通过下面结合附图理解的发明详述最佳地理解本公开。应强调的是，根据行业标 准惯例，各种特征不是按比例绘制且仅用于示例的目的。事实上，各特征的尺寸可W为清晰 论述而任意地增加或者减小。
[0004] 图1是根据本公开的各个方面的示范性的多路径前馈低通放大器的示意框图。
[0005] 图2是根据本公开的各个方面描绘通过多路径前馈低通放大器实现的增益对频率 的曲线图。
[0006] 图3是根据本公开的各个方面的示范性的多路径前馈带通放大器的示意框图。
[0007] 图4是根据本公开的各个方面的能够实现为多路径前馈带通放大器中的带通放大 级的示范性的带通谐振器的示意电路图。
[000引图5A、图5B、图5C和图5D是根据本公开的各个方面的能够实现为多路径前馈放大 器的放大级的示范性的晶体管电平放大拓扑结构的示意性电路图。
[0009] 图6A和图6B是根据本公开的各个方面的能够实现为多路径前馈放大器的放大级 的配置有AC禪合和/或无源偏置的示范性的晶体管电平放大拓扑结构的示意电路图。
[0010] 图7是根据本公开的各个方面的能够实现为多路径前馈放大器的放大级的具有负 跨导的示范性的晶体管电平放大拓扑结构的示意电路图。
[0011] 图8是根据本公开的各个方面的能够实现为使得多路径前馈放大器中的放大级提 供相对恒定的跨导偏置的示范性的偏置伺服环的示意电路图。
[0012] 图9是根据本公开的各个方面的从共模增益视角看的示范性的多路径前馈带通放 大器的框图。
[001引发明概述
[0014]通过实现带通谐振器，本文所描述的各多路径前馈放大器能够在高频下实现高增 益，诸如射频(例如，范围从约2GHz到约3G化）。示范性的多路径前馈带通放大器包括多个放 大级，所述多个放大级被配置为形成从输入端子延伸到输出端子的至少部分有区别的放大 路径，每个放大路径由多个放大级的相应的子集来限定，其中至少一个放大级是带通谐振 器。在各个实现方式中，多路径前馈放大器能够通过级联带通谐振器的放大路径来最大化 关注频率下的增益。在一些实现方式中，多个放大级中的每一个是带通谐振器。在各个实现 方式中，多路径前馈带通被配置为优化范围从约2G化至约3G化，例如2.5G化的中屯、频率下 的增益。各低放大级和带通放大级能够组合W配置放大路径从而实现运种优化。例如，在一 些实现方式中，至少一个放大路径由串联连接的第一放大级、至少一个中间放大级和最后 一个放大级来限定，其中至少一个中间放大级包括带通谐振器。在一些实现方式中，第一放 大级和最后一个放大级是低通放大器，诸如一阶跨导放大器。
[0015] 在一些实现方式中，带通谐振器是有源Gm-C电路。带通谐振器的输入跨导级能够 配置为展现出负跨导。在一些实现方式中，每个放大级具有AC禪合输入，和/或每个放大级 可由恒定跨导偏置电路来偏置。例如，在一些实现方式中，偏置伺服环包括别配置为调节偏 置晶体管的漏极-源极电压的第一放大器和第二放大器。偏置伺服环可W配置为设定电流 源晶体管偏压和DC偏压。在一些实现方式中，每个放大级包括从由晶体管差分对、晶体管伪 差分对、互补晶体管差分对和互补晶体管伪差分对构成的群组中选出的晶体管电平放大拓 扑结构。在一些实现方式中，一阶放大路径被配置为实现支配多路径前馈带通放大器的总 共模增益W实现稳定性的正的共模增益。
[0016] 发明详述
[0017] RF至比特流转换(RF至比特流)是无线通信的实质。现在处理技术产生了能够处理 更高频率的射频(RF)模数转换器(ADC)。例如，当前开发的RF ADC针对范围从约2G化至约 3GHz的中屯、频率，该中屯、频率是无线通信标准的重要频带。要优化RF ADC处理，放大器需要 在该频率下提供足够高的增益W便有效地调节RF信号。平衡高增益和高速想来是一个工程 难题。高速处理要求现代处理技术持续按比例缩小(例如，从32nm处理节点到28nm处理节点 W及更小）。然而，运种按比例缩小的趋势最终将达到终点，并且按比例缩小不一定改进或 提高处理速度。例如，近期研究表明，下一代16nm FinFET技术展现出比28nm CMOS技术慢的 转变频率。而且，按比例缩小的处理节点大多数实现了展现出低固有增益的处理组件，诸如 晶体管，限制了常规放大器所实现的增益。为努力进一步推动高频信号的增益带宽包络，现 在处理技术开始探索能够利用低的固有增益器件实现高速和高增益的非常规放大器体系 结构。
[0018] -种用于使用低固有增益器件实现高速和高增益放大器的技术是实现多路径前 馈拓扑结构，诸如描述于美国专利No. 8，102，206和美国专利No. 8，536，969中的各种多路径 前馈放大器拓扑结构，运些专利的全文通过引用方式合并于本文中。一般地，多路径前馈放 大器能够并行地利用不同的放大路径来实现更高的增益，其中每个放大路径包括至少一个 放大级。实现运些拓扑结构要求细屯、管理放大路径的交叉频率(放大路径能够响应的最高 频率），使得由每个放大路径实现的增益能够W如下方式堆叠：优化一定频率范围内的增 益，优化频率范围内的关注频率下的增益，W及确保环稳定性。运对于任何放大器适用，因 为放大器的速度经常受其最快增益级限制。即，对于具有N阶放大路径的多路径前馈放大器 (其中N是多路径前馈放大器的放大路径的总数），高阶前馈传递函数能够表示为：
[0019] 总增益=第一路径增益+第二路径增益+第Ξ路径增益+第四路径增益+···第N路径 增益
[0020] 其中，每个路径的环增益是相量。随着放大路径的阶增加，存在过多的构造前馈传 递函数的不同方式。放大级共用(包括放大路径之间的至少部分共用放大级和/或至少部分 共用放大级)是用于改进多路径前馈放大器的功率效率且维持多路径前馈放大器的速度。 例如，在二阶多路径前馈放大器实现级共用补偿策略的情况下，二阶多路径前馈放大器可 W包括第一放大路径和第二放大路径，该第一放大路径包括第一放大级，第二放大路径共 用第一放大级且进一步包括第二放大级。二阶前馈传递函数能够表示为：
[0021] 总增益=GUk+G2),
[0022] 其中G1表示第一放大级(其是两个放大级中的较快的一个放大级）的增益，G2表示 第二放大级的增益，k是共用系数。在一些实现方式中，k可W接近1。通过用具有相等或较慢 速度的另一二阶系统来递归地取代G2,能够利用级共用补偿策略来构造更高阶多路径前馈 放大器。在运些方案中，在每个放大级是一阶系统(诸如一阶低通放大器)的情况下，高阶前 馈传递函数能够表示为：
[0023] 总增益=G1 (kl+G2(k2+G3(k3+G4(...))))
[0024] 其中G1表示第一放大级(其是放大级中最快的一个放大级）的增益，G2表示第二放 大级的增益，G3表示第Ξ放大级的增益，G4表示第四放大级的增益，等等;并且进一步其中 kl、k2、k3等表示相应的共用系数。从G1至GN(例如，G4)的交叉频率经常按比例缩小W确保 稳定性。
[0025] 图1是示范性的多路径前馈低通放大器10的框图，其实现了根据本公开的各方面 的放大级共用。多路径前馈低通放大器10是电子设备（包括电子电路和/或一个W上的组 件），其配置为提高进入的电信号的信号特性(例如，电流、电压、功率、其它信号特性或它们 的组合）。为了清晰的原因，简化图更好的理解本公开的发明构思。另外的特征能够添加 到多路径前馈低通放大器10中，并且在多路径前馈低通放大器10的其它实施方案中能够替 代或消除下面描述的一些特征。
[0026] 多路径前馈低通放大器10包括平行的相异放大路径，其中每个放大路径能够贡献 不同的频率响应，并且一些放大路径能够设计成在选定频率下旁通或前馈经过其它放大路 径。在图1中，多路径前馈低通放大器10描绘了四阶多路径前馈低通放大器，其包括在输入 端子IN与输出端子OUT之间的连续的较高阶放大路径，诸如一阶放大路径12,二阶放大路径 14、Ξ阶放大路径16和四阶放大路径18。每个放大路径能够部分地相异于其它放大路径和/ 或部分地与其它放大路径重叠。
[0027] 每个放大路径由至少一个低通放大级限定，其中每个放大级(增益级)表示具有在 关注频率范围内的一阶频率响应的增益块。在图1中，每个低通放大级是低通放大器，其能 够由电压-电流放大器(例如，跨导放大器）、电压-电压放大器、电流-电流放大器、电流-电 压放大器或它们的组合来实现。在一些实现方式中，每个低通放大器是一阶低通放大器，其 能够实现为具有关联跨导（gm)的跨导放大器。每个低通放大器能够实现从DC到交叉频率 (FC)(放大器能够响应的最高频率)的某增益，其中增益在交叉频率下降至0地。
[0028] 在所描绘的实施方案中，低通放大器20、低通放大器22、低通放大器24、低通放大 器26、低通放大器28和低通放大器30被配置为限定各种放大路径。一阶放大路径12包括连 接在输入端子IN与输出端子OUT之间的单个放大器，低通放大器20。二阶放大路径14包括串 联地连接在输入端子IN与输出端子OUT之间的两个放大器，低通放大器22和低通放大器24。 Ξ阶放大路径16包括串联地连接在输入端子IN与输出端子OUT之间的Ξ个放大器，低通放 大器22、低通放大器26和低通放大器28。四阶放大路径18包括串联地连接在输入端子IN与 输出端子OUT之间的四个放大器，低通放大器22，低通放大器26，低通放大器28和低通放大 器30。多路径前馈低通放大器10可W包括更高阶放大路径，其中每个更高阶放大路径包括 等于其阶度的放大器数。
[0029] 如所提到的，多路径前馈低通放大器10实现放大级共用。例如，在所描绘的实施方 案中，二阶放大路径14、Ξ阶放大路径16和四阶放大路径18的第一低通放大级是相同的放 大器，低通放大器22。此外，Ξ阶放大路径16的第二低通放大级和第Ξ低通放大级是与四阶 放大路径18的第Ξ低通放大级和第四低通放大级相同的放大器，使得Ξ阶放大路径16和四 阶放大路径18共用低通放大器26和低通放大器28。本公开构思了其它放大级共用构造，注 意所描绘的实施方案仅为了示例。此外，在一些实现中，本公开构思了在放大路径内的放大 级之间共用。在各实现方式中，多路径前馈低通放大器10的每个放大器、每个放大级、和/或 每个放大路径可W是单端的、差分的、或部分单端且部分差分的。
[0030] 一阶放大路径12、二阶放大路径14、Ξ阶放大路径16和四阶放大路径18各自具有 关联的交叉频率。典型地，与一阶放大路径12关联的交叉频率设定多路径前馈低通放大器 10的近似交叉频率。在RF应用中，由于关注频率(F0)通常高，所W多路径前馈低通放大器10 被配置为从交叉频率(FC)到关注频率(换言之，从FC至F0)尽可能快地提升增益。例如，在各 实现中，多路径前馈低通放大器10能够利用现有技术将其交叉频率最大化为约lOGHz。在关 注频率(F0)是约2.5G化的情况下，多路径前馈低通放大器10能够配置为从大约10G化最大 化2.5GHz(关注频率)下的增益。虽然四阶多路径前馈低通放大器10能够通过选择性地组合 其关联的放大路径的不同频率响应来实现关注频率下的增益，但是经常出现在RF应用(此 处，2.5G化至lOGHz，其中交叉频率仅比关注频率高四倍）中的关注频率与交叉频率之间的 小的频率比留有较小的重新配置和选择性地组合放大路径从而在维持稳定性的同时进一 步改善关注频率下的增益的余地。运能够防止多路径前馈低通放大器10对于诸如RF应用的 高频应用实现足够高的增益。
[0031] 图2是根据本公开的各方面的描绘通过诸如多路径前馈低通放大器10的多路径前 馈放大器实现的在一定频率内的增益的曲线图。线30表示通过一阶放大路径12实现的一定 频率内的环增益，线32表示通过二阶放大路径14实现的一定频率内的环增益，线34表示通 过Ξ阶放大路径16实现的一定频率内的环增益，线36表示通过四阶放大路径18实现的一定 频率内的环增益。线30、线32、线34和线36表明，每个放大路径实现了随着频率增加而减小 的增益。在图2中，多路径前馈低通放大器10实现了小于或等于10G化的频率的环增益，其中 10G化是交叉频率。在各实现中，多路径前馈低通放大器10实现了通过具有约-20地/十进位 的环增益斜率的线30(其中一阶放大路径12具有关联的-90°相移）、具有约-40地/十进位的 环增益斜率的线32(其中二阶放大路径14具有关联的-180°相移）、具有约-60地/十进位的 环增益斜率的线34(其中Ξ阶放大路径16具有关联的-270°相移）、W及具有约-80地/十进 位的环增益斜率的线34(其中Ξ阶放大路径18具有关联的-360°相移)所描绘的频率范围的 环增益。从图2中，显然看出多路径前馈低通放大器10能够通过将每个放大路径实现的增益 与交叉频率按比例缩放叠加而将增益从交叉频率(此处，l〇G化)提升至某较低关注频率(此 处，2.5G化）。通过叠加增益，多路径前馈放大器10实现了由一阶放大路径12或二阶放大路 径14单独实现的高的关注频率(此处，2.5GHz)的增益。即，当朝2.5G化(此处为关注频率)外 推时，线30和线32将W比线34低的增益交叉2.5G化。Ξ阶放大路径16因此实现了比一阶放 大路径12或二阶放大路径14单独实现的高的关注频率增益，或者如果多路径前馈低通放大 器10别配置为二阶多路径前馈低通放大器则比一阶放大路径12和二阶放大路径14 一起实 现的高的关注频率增益。
[0032] 已经观察出，虽然多路径前馈低通放大器10能够实现比常规放大器构造高的处于 高的关注频率(例如2.5GHz)下的增益，但是运些增益对于一些RF应用仍不足。例如，虽然多 路径前馈低通放大器10能够对于高的关注频率(此处，从约2GHz至约3G化)实现高达约20地 的增益，但是一些RF应用需要在运些关注频率下实现甚至更高的增益，诸如至少40地的增 益。运些RF应用还典型地要求围绕关注频率的较窄的频带，诸如W关注频率为中屯、的约 lOOMhz的频带。简单地实现更高阶放大路径不一定提升比多路径前馈低通放大器10的Ξ阶 放大路径16实现的任何更高的增益。事实上，更高阶放大路径可W由于叠加增益所需要的 交叉频率按比例缩放而在关注频率下展现出负增益。运些能够见于图2中，其中四阶放大路 径18实现了2.5G化下的负增益。此外，如所提到的，给定关注频率(此处，2.5G化）与交叉频 率(此处，l〇G化)之间的小的频率比，尤其在高RF频率应用中留有极小的W能够在维持乃奎 斯特稳定性标准的同时进一步提升增益的方式配置放大路径的余地。例如，为了维持多路 径前馈低通放大器10的稳定性，每个更高阶放大路径频率上反向缩放W确保更高阶放大路 径具有小于一阶放大路径的交叉频率。此外，实际上，一些放大级可W展现出低的增益，其 中其关联的3地带宽在关注频率W上，从而贡献比理论上可能的更低的增益。而且，在各应 用中，由于闭环反馈构造引起的交叉频率降低提出了 W能够对于一些RF应用充分提升增益 的方式配置多路径前馈低通放大器10的额外的难题。
[0033] 本公开认识到，运些问题能够通过设计运样的多路径前馈放大器来弥补:在反馈 构造中维持稳定频率响应的同时，能够实现从交叉频率快速升到关注频率的增益。因此，提 出了一种能够更快速实现增益的多路径前馈带通放大器拓扑结构。具体地，本公开认识到， 不同于上述的低通放大级，带通谐振器实现了从交叉频率快速升至关注频率的增益。带通 谐振器因此能够实现为多路径前馈放大器中的放大级W实现从交叉频率快速升至关注频 率的增益。利用在现代处理技术的缩放处理节点中实现的低增益固有组件，该多路径前馈 带通放大器能够实现诸如高频RF信号的高频的高增益。进一步，实现带通谐振器能够提高 多路径前馈放大器能够对其实现高增益的频率范围的带宽。在一些实现中，多路径前馈带 通放大器能够级联带通谐振器W对于关注频率实现甚至更高的增益。不同的实施方案可W 具有不同的优点，对于本文描述的任意实施方案不一定要求任何特定的优点。
[0034] 从增益角度看，具有相同的Q的任何谐振器（低通、带通或组合）提供了相同的增 益。然而，每个谐振器展现出不同的相位响应。带通谐振器在其中屯、频率(谐振频率)两侧具 有对称的频率响应，使得在中屯、频率右侧补偿的频率也补偿中屯、频率的左侧。实质上，带通 谐振器将增益朝向中屯、频率挤，优化了能够在中屯、频率实现的增益。当实现为放大级时，由 于在中屯、频率的高频侧带通谐振器的相位是-90°，与低通放大级相同（诸如上文所述的）， 所W带通谐振器能够无缝地集成到上述的放大级共用补偿体系结构。进一步，由于补偿后 相位响应镜像在中屯、频率的低频侧(+90° )，所W多路径前馈带通放大器的传递函数能够确 保满足乃奎斯特稳定性标准。带通谐振器的相位响应因此提供了在维持稳定性的同时实现 快速升高的增益的优点。
[0035] 图3是根据本公开的各方面的示例性的多路径前馈带通放大器100的框图。多路径 前馈带通放大器100是配置为增加进入的电信号的信号特性(例如，电流、电压、功率、其它 信号特性或它们的组合）的电子设备(包括电子电路和/或一个W上的组件）。图3的实施方 案在很多方面类似于图1的实施方案。因此，为简要和清晰起见，图1和图3中类似的特征由 相同的附图标记来标识。图3为清晰原因而简化W便更好的理解本公开的发明构思。另外的 特征能够添加到多路径前馈带通放大器100中，并且在多路径前馈带通放大器100的其它实 施方案中，能够取代或消除下面描述的一些特征。
[0036] 类似于多路径前馈低通放大器10,多路径前馈带通放大器100包括平行的相异放 大路径，其中每个放大路径能够贡献不同的频率响应并且一些放大路径能够设计成在选定 频率下旁通或前馈经过其它放大路径。在图3中，多路径前馈带通放大器100描绘了包括输 入端子IN与输出端子OUT之间的连续的更高阶放大路径的四阶多路径前馈带通放大器，连 续的更高阶放大路径诸如一阶放大路径12、二阶放大路径14、Ξ阶放大路径16和四阶放大 路径18。每个放大路径能够部分地相异和/或部分地与其它放大路径重叠。
[0037] 每个放大路径也由至少一个放大级限定。与多路径前馈低通放大器10相反，多路 径前馈带通放大器100利用低通放大级(其中每个低通放大级(增益级)代表了在关注频率 范围内具有一阶频率响应的增益块)和带通放大级(诸如二阶谐振器，如下文所描述的）的 组合限定了放大路径。在图3中，每个低通放大级是低通放大器，并且每个带通放大级是带 通谐振器。例如，多路径前馈带通放大器100包括带通谐振器120和带通谐振器122, W及低 通放大器20、低通放大器22、低通放大器24和低通放大器28，其配置为限定各放大路径。每 个带通谐振器能够实现频率范围内的某增益，最大化中屯、频率下的增益。在所描绘的实施 方案中，每个放大路径的第一放大级和最后一个放大级是低通放大级，并且每个放大路径 的任何中间放大级是带通放大级。一阶放大路径12包括单个低通放大级，诸如连接在输入 端子IN与输出端子OUT之间的低通放大器20。二阶放大路径14包括两个低通放大级，诸如串 联地连接在输入端子IN与输出端子OUT之间的低通放大器22和低通放大器24。^阶放大路 径16包括两个低通放大级W及一个带通放大级，诸如串联地连接在输入端子IN与输出端子 OUT之间的低通放大器22、带通谐振器120W及低通放大器28。四阶放大路径18包括两个低 通放大级W及两个带通放大级，诸如串联地连接在输入端子IN与输出端子OUT之间的低通 放大器22、带通谐振器122、带通谐振器120和低通放大器28。多路径前馈带通放大器100可 W包括更高阶放大路径，其中每个更高阶放大路径包括与其阶度相等的放大级数。
[0038] 多路径前馈带通放大器100还实现了放大级共用。例如，在所描绘的实施方案中， 二阶放大路径14、Ξ阶放大路径16和四阶放大路径18的第一放大级是相同的放大器，低通 放大器22。进一步，Ξ阶放大路径16的带通放大级和低通放大级与四阶放大路径18的带通 放大级和低通放大级相同，使得Ξ阶放大路径16和四阶放大路径18共用带通谐振器120和 低通放大器28。本公开构思了其它放大级共用构造，注意的是所描绘的实施方案仅为了示 例的目的。进一步，在一些实现中，本公开构思了在放大路径内的放大级之间的共用。在各 实现中，多路径前馈带通放大器100的每个放大器、每个放大级、和/或每个放大路径可W是 单端的、差分的或者部分单端且部分差分的。
[0039] 低通放大级和带通放大级W满足乃奎斯特稳定性标准的方式组合。例如，在所描 绘的实施方案中，带通放大级实现为每个放大路径的中间放大级，其中低通放大级和带通 放大级配置为在维持稳定性的同时实现高的增益。本公开还构思了在全部放大级中实现带 通谐振器或者在除了如所描绘的中间放大级之外的放大级中实现带通谐振器的多路径前 馈带通放大器构造。在一些实现中，放大级可W具有关联补偿电容器，其能够被配置为抵消 任何密勒电容(Miller capacitance)。例如，在所描绘的实施方案中，补偿电容器CgdW相反 极性连接到二阶放大路径14的最后一个放大级(此处，低通放大器24)的输入和输出。
[0040] 图4是根据本公开各方面的示例性的带通谐振器150的示意电路图。带通谐振器 150配置为有源二阶Gm-C滤波器。在所描绘的实施方案中，带通谐振器150包括电容器C1、电 容器C2W及Ξ个一阶增益块，即，具有关联跨导Gm的跨导放大器152、具有关联跨导Gmi的跨 导放大器154W及具有关联跨导Gm2的跨导放大器156。跨导放大器152能够形成第一跨导级， 跨导放大器154与跨导放大器156并联连接能够形成第二跨导级。与带通谐振器150相关联 的二阶传递函数能够表示为：
[0041]
[0042] 其中ω〇是带通谐振器150的谐振频率（中屯、频率），Q是品质因数(其表征带通谐振 器150相对于其谐振频率的带宽）。在各实现中，假设没有输出电阻，与带通谐振器150相关 联的二阶传递函数能够表示为：
[0043]
[0044] 如所配置的，带通谐振器100的背对背跨导级提供了正反馈。为清晰原因，已经简 化了图4从而更好的理解本公开的发明构思。另外的特征能够添加到带通谐振器150中，并 且在带通谐振器150的其它实施方案中能够替代或消除下面描述的一些特征。
[0045] 带通谐振器150展现出正反馈跨导环，其有效地形成有源电感器，使得带通谐振器 150能够在不实现电感器的情况下实现，电感器会占用比所需更大的器件面积。与带通谐振 器150相关联的各参数能够设计成在期望频率下实现期望的增益，包括中屯、频率(Fc)、Q因 数、增益和3地带宽。理论上，Q因数可W无限高。然而，即使能够实现无限高的Q因数，高的Q 因数也不能确保带通谐振器150能够对于整个关注频率范围实现足够高的增益，尤其是RF 应用所需的高的关注频率(诸如从约2GHz至约3G化）周围的较窄的频带(诸如约lOOMHz)。为 应对多路径前馈带通放大器拓扑结构中的运些现象，放大路径能够级联多于一个的带通谐 振器150来对于较宽的频率范围实现快速升高的且足够高的增益。例如，在图3中，多路径前 馈带通放大器100级联带通谐振器W在较大频率带宽内实现足够高的增益。例如，在四阶放 大路径18中，带通谐振器120和带通谐振器122W能够对于较宽频率范围实现足够高增益的 方式而级联，其中每个能够配置为带通谐振器150。在各实现中，多路径前馈带通放大器100 能够在足够大的频率范围内对于约2.5G化至约3.0G化的中屯、频率实现足够高的增益。例 如，在一些实现中，已经观察到多路径前馈带通放大器100能够对于中屯、频率为约2.5GHz的 lOOMHz频带实现等于或等于约40地的增益。
[0046] 在各实现中，带通谐振器的每个跨导放大器(跨导放大器152、跨导放大器154和跨 导放大器156)能够利用晶体管电平放大拓扑结构来实现。由于带通谐振器150展现出正反 馈且在多路径前馈带通放大器拓扑结构中实现级共用，所W必须细屯、地选择每个跨导放大 器的放大晶体管拓扑结构。图5A、图5B、图5C和图5D描绘了根据本公开的各方面能够用于实 现跨导放大器，诸如图4的带通谐振器150的跨导放大器的示例性的晶体管电平一阶放大拓 扑结构。图5A描绘了示例性的差分晶体管电平放大拓扑结构160,图5B描绘了示例性的伪差 分晶体管电平放大拓扑结构165,图5C描绘了示例性的互补伪差分晶体管电平放大拓扑结 构170,并且图加描绘了示例性的互补差分晶体管电平放大拓扑结构175。描绘的放大晶体 管拓扑结构能够与实现跨导放大器的另外的电路相结合实施，另外的电路诸如配置为控制 在各放大器电路节点处的DC电压电平的共模电路、负荷晶体管电路、电流源晶体管电路、 和/或用于实现本文所描述的跨导放大器的其它电路。本公开还构思了使用各种晶体管电 平一阶放大拓扑结构作为如本文所描述的低通放大级和/或带通放大级的构建块，取决于 各种设计考虑。为清晰的原因，已经简化了图5A、图5B、图5C和图加 W便更好的理解不能本 公开的发明构思。额外的特征能够添加到放大器晶体管拓扑结构160、165、170和175中，并 且在放大器晶体管拓扑结构160、165、170和175的其它实施方案中，能够替代或消除下面描 述的一些特征。例如，在放大器晶体管拓扑结构的输出处的带宽限制电容为简化目的而没 有描绘出。
[0047] 在图5A中，差分晶体管电平放大拓扑结构160包括NM0S放大晶体管差分对、醒0S放 大晶体管N1W及NM0S放大晶体管N2。NM0S放大晶体管N1和NM0S放大晶体管N2具有分别与正 输入端子IN+和负输入端子IN-连接的栅极、分别与正输出端子0UT+和负输出端子OUT-连接 的漏极W及与电流源II连接的源极。在各实现中，电流源II能够利用电流源晶体管构造来 实现。在图5B中，伪差分晶体管电平放大拓扑结构165包括醒0S放大晶体管伪差分对，醒0S 放大晶体管N3和NM0S放大晶体管Μ。NM0S放大晶体管N3和NM0S放大晶体管Μ具有分别与正 输入端子ΙΝ+和负输入端子IN-连接的栅极、分别与正输出端子0UT+和负输出端子OUT-连接 的漏极W及与固定的电压(例如，地(GND))连接的源极。虽然差分晶体管电平放大拓扑结构 160和伪差分晶体管电平放大拓扑结构165描绘了醒0S放大晶体管构造，但是在各种实现 中，本公开构思了差分晶体管电平放大拓扑结构160和伪差分晶体管电平放大拓扑结构165 的对应的PM0S变化形式。
[0048] 在图5C中，互补伪差分晶体管电平放大拓扑结构170包括醒0S放大晶体管伪差分 对，即NM0S放大晶体管N5和醒0S放大晶体管N6，W及PM0S放大晶体管伪差分对，即PM0S放大 晶体管P1和PM0S放大晶体管P2dNM0S放大晶体管N5和NM0S放大晶体管N6具有分别连接到正 输入端子IN+和负输入端子IN-的栅极、分别连接到正输出端子0UT+和负输出端子OUT-的漏 极W及连接到参考电压诸如地(GND)的源极。类似地，PM0S放大晶体管P巧日PM0S放大晶体管 P2具有分别连接到正输入端子IN+和负输入端子IN-的栅极、分别连接到正输出端子0UT+和 负输出端子OUT-的漏极W及连接到参考电压诸如电源(VDD)的源极。在图5D中，互补差分晶 体管电平放大拓扑结构175包括醒0S放大晶体管差分对，即NM0S放大晶体管N7和醒0S放大 晶体管N8，W及PM0S放大晶体管差分对，即PM0S放大晶体管P3和PM0S放大晶体管P4dNM0S放 大晶体管N7和NM0S放大晶体管N8具有分别连接到正输入端子IN+和负输入端子IN-的栅极、 分别连接到正输出端子0UT+和负输出端子OUT-的漏极W及连接到电流源12的源极。类似 地，PM0S放大晶体管P3和PM0S放大晶体管P4具有分别连接到正输入端子IN+和负输入端子 IN-的栅极、分别连接到正输出端子OUT+和负输出端子OUT-的漏极，W及连接到电流源13的 源极。在各实现中，电流源12和电流源13能够利用电流源晶体管构造来实现。在各实现中， NM0S放大晶体管和PM0S放大晶体管的栅极相反由电压源或AC禪合电容器分开。
[0049] 返回图4,当设计带通谐振器150时，根据各种考虑来细屯、地选择用于每个跨导放 大器(跨导放大器152、跨导放大器154和跨导放大器156)的晶体管电平放大拓扑结构，各种 考虑包括期望电压摆动、线性度、跨导和共模增益。例如，为最小化电压摆动或者确保小的 共模增益，差分晶体管电平放大拓扑结构160能够实现为跨导放大器。在另一实施例中，期 望大的共模增益，伪差分晶体管电平放大拓扑结构165或互补伪差分晶体管电平放大拓扑 结构170能够实现为跨导放大器。在又另外的实施例中，期望更多的跨导，互补伪差分晶体 管电平放大拓扑结构170或互补差分晶体管电平放大拓扑结构175能够实现为跨导放大器。
[0050] 在各实现中，每个放大级进行AC禪合，将输入信号的DC成分与放大级隔离，使得放 大级能够处理输入信号的AC成分。在一些实现中，AC禪合能够将来自一个放大级的输出与 后续放大级的输入隔离，允许后续放大级的输入和后续放大级的栅极电压的不同偏压。此 夕h在各实现中，由于多路径前馈带通放大器的带通本质和/或AC本质，偏压能够利用无源 组件来实现，其能够保持和/或增强多路径前馈带通放大器的高速处理。例如，电阻器能够 用于设定差分对的DC偏压点，而AC输入能够经由旁通电容器来连接。用于每个跨导放大器 的共模反馈也能够W类似的方式设置，使得有源负荷作为伪差分对起作用，防止其跨导被 浪费。
[0051] 图6A和图6B是根据本公开的各方面的能够实现在多路径前馈带通放大器100的各 放大级中的配置有AC禪合和/或无源偏压的示例性的晶体管电平一阶放大拓扑结构的示意 电路图。在图6A中，晶体管电平放大拓扑结构180描绘了能够实现为多路径前馈放大器中的 放大路径，诸如多路径前馈带通放大器100中的低通放大器20的第一放大级(前置谐振器放 大级）的差分晶体管电平放大拓扑结构。NM0S放大晶体管的差分对，即NM0S放大晶体管N9和 NM0S放大晶体管N10,具有分别连接到正输入端子IN+和负输入端子IN-的栅极、分别连接到 正输出端子0UT+和负输出端子OUT-的漏极W及连接到NM0S电流源晶体管S1的源极。每个输 入经过AC禪合，电容器C3连接到正输入端子IN+和NM0S放大晶体管N9，电容器C4连接到负输 入端子IN-和NM0S放大晶体管N10。电容器R1和电阻器R2能够配置成设定NM0S放大晶体管差 分对的DC偏压点。例如，电阻器R1连接到偏置电压(Nbias)和醒0S放大晶体管N9的栅极，并且 电阻器R2连接到偏置电压和NM0S放大晶体管N10。图6A为清晰原因而简化W便更好的理解 本公开的发明构思。额外的特征能够添加到晶体管电平放大拓扑结构180中，并且在晶体管 电平放大拓扑结构180的其它实施方案中能够取代或消除下面描述的一些特征。
[0052] 在图6B中，晶体管电平放大拓扑结构185描绘了互补晶体管电平放大拓扑结构，其 能够实现为配置为多路径前馈放大器中的放大级的带通谐振器的输入级，诸如多路径前馈 带通放大器100中的带通谐振器120的输入级。互补晶体管电平放大拓扑结构包括醒0S放大 晶体管差分对，即NM0S放大晶体管Nil和醒0S放大晶体管N12，W及PM0S放大晶体管伪差分 对，即PM0S放大晶体管P5和PM0S放大晶体管P6。醒0S放大晶体管N11和醒0S放大晶体管N12 具有分别连接到正输入端子IN1+和负输入端子IN1-的栅极、分别连接到正输出端子0UT+和 负输出端子OUT-的漏极W及连接到电流源晶体管S2的源极，电流源晶体管S2的栅极连接到 偏置电压(Tbias)。类似地，PM0S放大晶体管P5和PM0S放大晶体管P6具有分别连接到正输入 端子I肥+和负输入端子IN2-的栅极、分别连接到负输出端子OUT-和正输出端子OUT+的漏极 W及连接到参考电压诸如电源(VDD)的源极。注意，晶体管电平放大拓扑结构185配置为用 于放大级共用。例如，当实现为多路径前馈放大器中的带通谐振器120的输入级时，带通谐 振器120在Ξ阶放大路径16和四阶放大路径18之间共用，使得输入端子IN1+和IN1-能够连 接到低通放大器20,并且输入端子IN化和IN2-能够连接到带通谐振器122。每个输入经过AC 禪合，电容器巧连接到正输入端子IN1+和NM0S放大晶体管Nil，电容器C6连接到负输入端子 IN1-和NM0S放大晶体管N12，电容器口连接到正输入端子IN化和PM0S放大晶体管P5，电容器 C8连接到负输入端子IN2-和PM0S放大晶体管P6。电阻器R4和电阻器R5能够配置为设定放大 晶体管差分对的DC偏压点，电阻器R6和电阻器R7能够配置为设定共模反馈偏压。例如，电阻 器R4连接到偏置电压（Nbias)和匪0S放大晶体管Nil的栅极，电阻器R5连接到偏置电压和 醒0S放大晶体管N12,电阻器R6连接到共模反馈偏置电压(CMBF)和PM0S放大晶体管P5的栅 极，并且电阻器R7连接到共模反馈偏置电压和PM0S放大晶体管P6。为清晰原因，简化了图6B W便更好的理解本公开的发明构思。另外的特征能够添加到晶体管电平放大拓扑结构185 中，并且在晶体管电平放大拓扑结构185的其它实施方案中，下面描述的一些特征能够被替 代或消除。
[0053] 在各实现中，因为来自每个放大级的输出阻抗趋于降低带通谐振器的Q因数，所W 带通谐振器的输入跨导级能够配置为实现负跨导。例如，带通谐振器150的跨导放大器152 能够配置为实现负跨导（-Gm)，提高带通谐振器150的Q因数。在一些实现中，已经观察到，在 输入跨导级中不使用负跨导的情况下，带通谐振器的增益可W比一阶低通放大级(诸如低 通放大器22)低10地。图7是根据本公开的各方面的展现出负跨导的示例性的晶体管电平一 阶放大拓扑结构190的示意电路图，其能够实现为多路径前馈带通放大器100中的放大级。 在各实现中，晶体管电平一阶放大拓扑结构190能够实现为带通谐振器150的输入跨导级 (例如，跨导放大器152)。图7的实施方案在很多方面类似于图6B的实施方案。因此，为清晰 和简要起见，图6B和图7中类似的特征由相同的附图标记标识出。
[0054] 在图7中，晶体管电平放大拓扑结构190描绘了除了晶体管电平放大拓扑结构190 进一步包括PM0S放大晶体管伪差分对即PM0S放大晶体管P7和PM0S放大晶体管P8之外类似 于晶体管电平放大拓扑结构185的互补晶体管电平放大拓扑结构，PM0S放大晶体管伪差分 对具有分别连接到电容器口和电容器C8的栅极、分别连接到正输出端子0UT+和负输出端子 OUT-的漏极W及连接到参考电压诸如电源(VDD)的源极。在所描绘的实施方案中，由于晶体 管电平放大拓扑结构190的有源负荷交叉禪合，所W晶体管电平放大拓扑结构190的输入 (输入端子IN1+和输入端子IN1-)接触到负跨导。为清晰原因，已经简化了图7W便更好的理 解本公开的发明构思。另外的特征能够添加到晶体管电平放大拓扑结构190中，并且在晶体 管电平放大拓扑结构190的其它实施方案中能够替代或消除下面描述的一些特征。
[0055] 由于谐振频率(换言之，中屯、频率)取决于带通谐振器的跨导和电容，要确保实现 带通谐振器的多路径前馈带通放大器的正确操作，带通谐振器的跨导应当相对恒定。在各 实现中，多路径前馈带通放大器100实现了偏压方案，用于确保其关联的放大晶体管展现出 相对恒定的跨导，因此确保带通谐振器在期望的中屯、频率下实现期望的增益。本公开提出 了用于偏置多路径前馈带通放大器100的放大晶体管的偏置伺服环，使得每个放大级展现 出相对恒定的跨导。在各实现中，在伺服环中调节放大晶体管的漏极至源极电压(Vds)W确 保相对恒定的跨导。
[0056] 图8是根据本公开的各方面的能够实现使得放大级达到相对恒定的跨导偏压的示 例性的偏置伺服环200的示意电路图。偏置伺服环200能够偏置放大级的放大晶体管例如通 过设置施加到电流源晶体管St的偏置电压(Tbias)或者施加到DC偏置晶体管Sn的偏置电压 (化las)。注意，电流源晶体管St表示接收偏置电压Tbias的本文所描述的晶体管电平放大拓扑 结构中的任何晶体管，DC偏置晶体管Sn表示接收偏置电压化las的本文所描述的晶体管电平 放大拓扑结构中的任何晶体管。在图8中，偏置伺服环200包括具有连接到诸如VREF的参考 电压(在一些实现中其可等同于取决于器件特性的电压Vtaii)的负输入端子(-)W及分别连 接到节点206和节点208的正输入端子(+ )的放大器202和放大器204。偏置伺服环200进一步 包括偏置电阻器化、一对NM0S晶体管(NM0S晶体管N13和NM0S晶体管N14) W及一对PM0S晶体 管(PM0S晶体管P9和PM0S晶体管P10)。在各实现中，一对醒0S晶体管具有不同的尺寸，一对 PM0S晶体管具有相同的尺寸。例如，NM0S晶体管N14具有比NM0S晶体管N13大的尺寸，PM0S晶 体管P9具有与PM0S晶体管P10相同的尺寸。在运些实现中，除了尺寸不同之外，醒0S晶体管 N13和NM0S晶体管N14配置为匹配施加到电流源晶体管St的偏置电压(Tbias)DNMOS晶体管N13 和NM0S晶体管N14具有连接到放大器204的输出的栅极W及分别连接到节点208和节点206 的漏极。NM0S晶体管N13具有连接到参考电压诸如地(GND)的源极，并且NM0S晶体管N14具有 经由偏置电阻器化连接到参考电压的源极，偏置电阻器化的值主要确定要获得的跨导。偏置 电阻器Rb的电阻能够设计具有相对恒定的溫度系数。在各实现中，偏置电阻器化能够调节W 克服过程偏差。注意的是，在一些实现中，偏置电阻器Rb表示具有用于调节电阻器的电阻的 开关网络的电阻器阵列和/或电阻器。类似地，PM0S晶体管P9和PM0S晶体管P10具有连接到 放大器202的输出的栅极、分别连接到节点208和节点206的漏极W及连接到诸如电源(VDD) 的参考电压的源极。在一些实现中，放大器210可W具有连接到DC偏置晶体管Sn的栅极的输 出，连接到电流源晶体管St的漏极的负输入端子(-)W及连接到电压(Vtaii)的正输入端子 (+ )。如配置的，放大器202和放大器204能够实现基本上等于节点208处的电压W及基本上 等于参考电压电平的节点206处的电压，该电压可W或者可W不与电压Vtail相同，取决于器 件特性。将放大器202和放大器204关联到固定电压能够防止电流在晶体管之间改变过多， 迫使电流跟随与偏置电阻器Rb相关联的电流(例如，在一些实现中为1/Gm)。在各种实现中， 带通谐振器150的每个跨导级具有关联的偏置伺服环。在各实现中，多路径前馈带通放大器 100的每个放大级具有关联的偏置伺服环。为清晰原因，简化了图8W更好的理解本公开的 发明构思。额外的特征能够添加到偏置伺服环200中，并且在偏置伺服环200的其它实施方 案中，能够替代或消除下面描述的一些特征。
[0057] 当在多路径前馈带通放大器的放大级中实现带通谐振器时，共模控制和共模稳定 性变得重要，尤其是源自带通谐振器的正反馈本质。共模稳定性强烈地影响对于每个放大 级选择哪个晶体管电平放大拓扑结构，W及由多路径前馈带通放大器实现的放大级共用。 例如，在各实现中，每个放大级可局限于展现出共模抑制(实现OdBW下或0地W上的共模增 益)又稳定的放大晶体管拓扑结构。图9是根据本公开的各方面从共模增益视角看的示例性 的多路径前馈带通放大器100的框图。在图9中，小于约0地的负共模增益由密间隔线阴影表 示，大于约0地的正共模增益由虚线阴影表示。在各实现中，多路径前馈带通放大器100的一 阶放大路径设计成展现正共模增益，使得一阶放大路径支配多路径前馈带通放大器100的 总共模增益而实现稳定性。注意的是，由于放大级共用，所w总的负共模增益难w达到。每 个放大级利用图5A-5D所描绘的晶体管电平放大拓扑结构之一来实现，使得多路径前馈带 通放大器100W稳定的相位展现出大于0地的总的多路径共模增益。例如，低通放大器20配 置有实现正共模增益的晶体管电平放大拓扑结构，运支配了具有其一阶稳定特性的总共模 增益;低通放大器22、低通放大器24和低通放大器28配置有实现负共模增益的放大晶体管 拓扑结构；带通谐振器120配置有实现对应于不同对输入晶体管的负共模增益和正共模增 益的晶体管电平放大拓扑结构;并且带通谐振器122配置有实现负共模增益的晶体管电平 放大拓扑结构。虽然多路径前馈带通放大器100展现出总的正多路径共模增益，但是本公开 构思了能够展现总的负多路径共模增益的多路径前馈带通放大器100的各种构造。为清晰 原因起见，简化了图9W便更好的理解本公开的发明构思。在多路径前馈带通放大器100中 能够添加额外的特征，并且在多路径前馈带通放大器100的其它实施方案中，能够替代或消 除下面描述的一些特征。
[005引在各实现中，多路径前馈放大器(例如，多路径前馈低通放大器10和多路径前馈带 通放大器100) W及实现多路径前馈放大器的系统和/或图中的各种电路和/或组件，能够实 现在关联的电子器件的板上。板可W是普通电路板，其能够保持电子器件的内部电子系统 的各组件，并且进一步提供用于其它外围器件的连接器。板能够提供电连接，通过该电连 接，系统的其它组件能够电通信。基于特定的配置需要、处理需求、计算机设计、其它考虑或 它们的组合，任何适合的处理器(包含数字信号处理器、微处理器、支持忍片组等）、存储器 元件等能够适当地与板禪合。其它组件，诸如外部存储、传感器、用于音频/视频显示的控制 器W及外围器件，可W作为插入卡附接到板上，经由线缆附接到板，或者本身集成到板中。 在各实现中，多路径前馈放大器W及用于实现多路径前馈放大器和/或图中的各电路和/或 组件的系统能够实现为独立模块(例如，具有配置为执行具体应用或功能的关联组件和电 路的器件)或者实现为电子器件的专用硬件的插入模块。注意，本公开的特定实施方案可易 于包含在片上系统(S0C)封装件中，或者部分地，或者完全地。S0C代表了计算机或其它电子 系统的组件集成到单个忍片的集成电路。S0C可W包含数字的、模拟的、混合的信号，并且经 常包含射频功能:全部可设在单个忍片基板上。其它实施方案可W包括多忍片模块(MCM)， 多个单独的1C位于单个电子封装件内且配置为通过电子封装件彼此紧密作用。在其它各实 施方案中，本文所描述的各功能可W实现在专用集成电路（ASIC)、现场可编程口阵列 (FPGA)、其它半导体忍片或它们的组合中的一个W上的半导体核(诸如娃核）中。
[0059]注意，上文参考附图论述的活动能应用于任何设及到信号处理的集成电路，尤其 是那些能够执行专口的软件程序或算法的信号处理，其中一些可与处理数字化实时数据相 关联。一些实施方案可W设及到多DSP信号处理、浮点处理、信号/控制处理、固定函数处理、 微控制器应用等。在一些背景中，本文论述的特征能够应用于医疗系统、科学仪器、无线和 有线通信、雷达、工业过程控制、音频和视频装备、电流感测、仪器(其可能高度精确）W及其 它数字处理系统。而且，上文论述的一些实施方案能够W用于医疗成像、患者监视、医疗仪 器和家庭健康护理的数字信号处理技术来提供。运可W包括肺监视器，加速度计，屯、脏速率 监视器，起搏器等。其它应用可W设及到用于安全系统(例如，稳定控制系统、驾驶员辅助系 统、制动系统、信息娱乐与任何类型的内部应用）的汽车技术。此外，动力系系统(例如，在混 合与电动车辆中）能够在电池监视、控制系统、报告控制、维护活动等中使用高精度数据转 换产品。在其它另外的示例方案中，本公开的教导能够应用于包括帮助驱动生产力、能量效 率和可靠性的过程控制系统的工业市场中。在消费者应用中，上述的信号处理电路的教导 能够用于图像处理、自动聚焦和图像稳定(例如，用于数字静像照相机、摄像录像机等）。其 它消费者应用可W包括用于家庭影院系统、DVD记录仪和高清电视机的音频和视频处理器。 还有其它的消费者应用可设及到先进触摸屏控制器(例如，用于任何类型的便携式媒体设 备）。因此，该技术可W容易地作为智能手机、平板设备、安全系统、PC、游戏技术、虚拟现实、 模拟训练等的部分。
[0060] 本文列出的规格、尺寸和关系仅为了示例W及仅为了教导的目的而提供。运些中 的每一个可W大幅地改变，而不偏离本公开的精神或随附权利要求书的范围。规格仅适用 于非限制实施例，并且因此，它们应当运样解释。在前面的说明中，已经参考特定的处理器 和/或组件布置描述了示例性的实施方案。可W对运些实施方案做出各种修改和改变，而不 偏离随附权力你要求的范围。因此，说明书和附图在示例性而不是限制的含义上考量。进一 步，上述的各种电路配置能够被替代、替换或W其它方式修改来适应各种实现本文所描述 的锁定检测机制的设计实现方式。而且，使用互补电子器件、硬件、软件等，能够提供同等可 行的实现本公开教导的选择。
[0061] 注意，通过本文提供的若干实施例，根据两个、Ξ个、四个、或更多的电子组件描述 了相互作用。然而，运仅为了清晰且仅为了示例的目的而做出。应当理解，该系统能够按任 何适合的方式进行结合。沿着类似的设计替选项，图中的任何图示的组件、模块、电路和元 件可W组合在各种可能的构造中，全部都明确在本说明书的宽泛范围内。在一些情况下，通 过仅参考有限数量的电气元件，可能更容易描述给定流程集合的一个W上的功能。应当理 解，图的电气电路及其教导易于进行缩放并且能够容纳大量的组件W及更加复杂/精细化 的布置和配置。因此，提供的实施例不应限制范围或抑制可能应用于许多其它体系结构的 电路的宽泛教导。
[0062] 此外，注意的是，提到包含在"一个实施方案"、"示例性实施方案"、"实施方案"、 "另一实施方案"、"一些实施方案"、"各实施方案"、"其它实施方案"、"替选实施方案"等中 的各种特征(例如，元件、结构、模块、组件、步骤、操作、特性等）旨在表示任何运样的特征包 含在本公开的一个或多个实施方案内，但是可W或者可W不一定组合在同一实施方案中。 进一步注意，"禪合到…"和"与…禪合"在本文可互换地使用，并且提到一个特征"禪合到另 一特征"和"与另一特征禪合"包括任何通信禪合部件、电禪合部件、机械禪合部件、其它禪 合部件或者利于本文描述的特征功能和操作的运些部件的组合。
[0063] 本领域技术人员可W确定若干其它改变、替代、变型例、改动W及修改，并且意在 本公开涵盖落入随附权利要求书的范围内的所有运样的改变、替代、变型例、改动W及修 改。为了辅助美国专利商标局化SPT0)，W及另外地在该申请中发布的任何专利的任何读者 解释随附的权利要求书，
【申请人】希望提请注意的是，
【申请人】：（a)不意在任何随附权利要求 书在其递交日时存在时援引35U.S.C.部分1110的第六(6)段，除非在特定权利要求书中具 体使用了用语"用于…的手段"或"用于…的步骤"；W及(b)不意在说明书中的任何陈述W 没有反映在随附权利要求书中的任何方式限制本公开。
[0064] 其它的注释、实施例和实现方式
[0065] 在各实现方式中，提供了可W作为任何类型的计算机的部分的系统，其可W进一 步包括与多个电子组件禪合的电路板。系统可w包括如本文所描述用于放大信号的部件。 "用于…的手段"还能够或者替选地包括(但不限于)使用此处论述的任何适合的组件，W及 任何适合的软件、电路、集线器、计算机代码、逻辑、算法、硬件、控制器、接口、链接、总线、通 信途径等。在各实现方式中，该系统包括存储器，存储器包含在执行时使得系统执行本文论 述的任意活动的指令。在各实现方式中，本文列出的各功能可W通过编码在一个或多个非 暂态和/或有形介质中的逻辑(例如，在专用集成电路(ASIC)中提供的嵌入逻辑，作为数字 信号处理器(DSP)指令、处理器要执行的软件(可能包含目标码和源码)或其它类似的机器 等)来实现。
【主权项】
1. 多路径前馈带通放大器，包括： 多个放大级，其被配置为形成从输入端子延伸到输出端子的至少部分有区别的放大路 径，每个放大路径由所述多个放大级中的相应的子集限定，其中至少一个放大级被配置为 带通谐振器；以及 进一步，其中至少一个放大路径级联被配置为带通谐振器的至少两个放大级。2. 如权利要求1所述的多路径前馈带通放大器，其中所述带通谐振器是有源Gm-C电路。3. 如权利要求1所述的多路径前馈带通放大器，其中每个带通谐振器的输入跨导级被 配置为展现出负跨导。4. 如权利要求1所述的多路径前馈带通放大器，其中每个放大级包括从由晶体管差分 对、晶体管伪差分对、互补晶体管差分对以及互补晶体管伪差分对构成的群组中选出的放 大晶体管拓扑结构。5. 如权利要求1所述的多路径前馈带通放大器，进一步包括，对于每个放大级的，用于 提供恒定跨导偏置的偏置伺服环。6. 如权利要求5所述的多路径前馈带通放大器，其中所述偏置伺服环包括被配置为调 节所述放大级的偏置晶体管的漏极-源极电压的第一放大器和第二放大器。7. 如权利要求6所述的多路径前馈带通放大器，其中所述偏置伺服环被配置为在DC偏 置点偏置电流源晶体管偏压。8. 如权利要求1所述的多路径前馈带通放大器，其中一阶放大路径被配置为实现支配 所述多路径前馈带通放大器的总共模增益的正共模增益。9. 如权利要求1所述的多路径前馈带通放大器，其中每个放大级的输入是AC耦合的。10. 如权利要求1所述的多路径前馈带通放大器，其中至少一个放大路径由串联连接的 第一放大级、至少一个中间放大级和最后的放大级限定，其中所述至少一个中间放大级是 带通谐振器，进一步其中所述第一放大级和所述最后的放大级是低通放大器。11. 如权利要求10所述的多路径前馈带通放大器，其中所述低通放大器是一阶跨导放 大器。12. 如权利要求1所述的多路径前馈带通放大器，进一步包括连接到所述最后的放大级 的输入和输出的补偿电容器。13. 如权利要求1所述的多路径前馈带通放大器，其中所述多个放大级中的每一个是带 通谐振器。14. 用于高频应用的多路径前馈带通放大器，所述多路径前馈带通放大器包括： 多个放大路径，其从输入端子和输出端子平行地延伸，每个放大路径具有等于所述放 大路径的阶的程度的放大级数，其中所述放大级包括低通放大级和带通放大级，并且其中 至少一个放大级在所述多个放大路径之间共用；以及 进一步，其中所述多个放大路径的所述低通放大级和所述带通放大级被配置为优化范 围从约2GHz到约3GHz的中心频率下的增益。15. 如权利要求14所述的多路径前馈带通放大器，其中所述带通放大级是有源Gm-C谐 振器。16. 如权利要求14所述的多路径前馈带通放大器，其中所述带通放大级的输入跨导级 被配置为展现出负跨导。17. 如权利要求14所述的多路径前馈带通放大器，其中每个放大级均包括AC耦合输入， 并且所述多路径前馈带通放大器进一步包括，用于每个放大级的被配置为对所述放大级提 供恒定跨导偏置的偏置伺服环。18. 如权利要求14所述的多路径前馈带通放大器，其中一阶放大路径被配置为实现支 配所述多路径前馈带通放大器的总共模增益的正共模增益。19. 多路径前馈带通放大器，包括： 一阶放大路径、二阶放大路径、三阶放大路径和四阶放大路径从输入端子和输出端子 平行地延伸，每个放大路径具有等于所述放大路径的阶的程度的放大级数，其中： 所述放大路径的任何中间放大级是带通谐振器； 所述二阶放大路径、所述三阶放大路径和所述四阶放大路径共用先入阶放大级；以及 所述三阶放大路径和所述四阶放大路径共用中间放大级和最后入阶放大级。20. 如权利要求19所述的多路径前馈带通放大器，其中每个放大路径的所述先入阶和 最后入阶放大级是低通放大器。
【文档编号】H03F3/19GK106059511SQ201610216636
【公开日】2016年10月26日
【申请日】2016年4月8日 公开号201610216636.9, CN 106059511 A, CN 106059511A, CN 201610216636, CN-A-106059511, CN106059511 A, CN106059511A, CN201610216636, CN201610216636.9
【发明人】朱宁
【申请人】美国亚德诺半导体公司