一种抗干扰能力强的定时器电路的制作方法
【技术领域】
[0001]本实用新型涉及一种定时器电路，具体是一种抗干扰能力强的定时器电路。
【背景技术】
[0002]在工业控制中，高频火花干扰、电磁干扰及继电器的吸合释放等，往往会给电路带来有害影响。
【发明内容】
[0003]本实用新型的目的在于提供一种电路结构简单的抗干扰能力强的定时器电路，以解决上述【背景技术】中提出的问题。
[0004]为实现上述目的，本实用新型提供如下技术方案:
[0005]—种抗干扰能力强的定时器电路，包括芯片U1、电阻R1、电容Cl、二极管D1、三极管VTl和继电器J，所述电阻Rl —端分别连接电源VCC、电阻R3、三极管VT3集电极、电阻R9、二极管D5负极和继电器J线圈，电阻Rl另一端分别连接电阻R2、电容Cl和三极管VTl集电极，电容Cl另一端分别连接信号输入端Vi和二极管Dl负极，二极管Dl正极分别连接电阻R3另一端和二极管D2负极，二极管D2正极分别连接三极管VTl基极和电阻R4，电阻R4另一端分别连接三极管VTl发射极、三极管VT2发射极、电容C2、芯片Ul引脚1、电容C4、二极管D4正极、电容C6、二极管D6正极和三极管VT4发射极并接地，三极管VT2基极连接电阻R2另一端，三极管VT2集电极分别连接电阻R5和电阻R6，电阻R6另一端分别连接电容C4另一端和芯片Ul引脚2，芯片Ul引脚4分别连接电阻R5另一端、接地电容C3、芯片Ul引脚8、电阻R7、三极管VT3发射极和电容C6另一端，芯片Ul引脚5连接电容C4另一端，芯片Ul引脚3连接二极管D3正极，二极管D3负极分别连接二极管D4负极和电阻R8，电阻R8另一端连接三极管VT4基极，所述芯片Ul引脚6分别连接芯片Ul引脚7、电容C4另一端、电位器RPl —端和电位器RPl滑片，电位器RPl另一端连接电阻R7另一端，所述三极管VT3基极分别连接电阻R9另一端和二极管D6负极，所述三极管VT4集电极分别连接二极管D5正极和继电器J线圈另一端，所述芯片Ul型号为NE555。
[0006]作为本实用新型再进一步的方案:所述电源VCC电压为24V。
[0007]与现有技术相比，本实用新型的有益效果是:本实用新型抗干扰能力强的定时器电路通过使用三极管VTl以及二极管Dl和二极管D2，提高了定时器的抗干扰能力，电路结构简单，成本低，非常适合推广使用。
【附图说明】
[0008]图1为抗干扰能力强的定时器电路的电路图。
【具体实施方式】
[0009]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0010]请参阅图1，本实用新型实施例中，一种抗干扰能力强的定时器电路，包括芯片U1、电阻R1、电容Cl、二极管Dl、三极管VTl和继电器J，电阻Rl —端分别连接电源VCC、电阻R3、三极管VT3集电极、电阻R9、二极管D5负极和继电器J线圈，电阻Rl另一端分别连接电阻R2、电容Cl和三极管VTl集电极，电容Cl另一端分别连接信号输入端Vi和二极管Dl负极，二极管Dl正极分别连接电阻R3另一端和二极管D2负极，二极管D2正极分别连接三极管VTl基极和电阻R4，电阻R4另一端分别连接三极管VTl发射极、三极管VT2发射极、电容C2、芯片Ul引脚1、电容C4、二极管D4正极、电容C6、二极管D6正极和三极管VT4发射极并接地，三极管VT2基极连接电阻R2另一端，三极管VT2集电极分别连接电阻R5和电阻R6，电阻R6另一端分别连接电容C4另一端和芯片Ul引脚2，芯片Ul引脚4分别连接电阻R5另一端、接地电容C3、芯片Ul引脚8、电阻R7、三极管VT3发射极和电容C6另一端，芯片Ul引脚5连接电容C4另一端，芯片Ul引脚3连接二极管D3正极，二极管D3负极分别连接二极管D4负极和电阻R8，电阻R8另一端连接三极管VT4基极，芯片Ul引脚6分别连接芯片Ul引脚7、电容C4另一端、电位器RPl —端和电位器RPl滑片，电位器RPl另一端连接电阻R7另一端，三极管VT3基极分别连接电阻R9另一端和二极管D6负极，三极管VT4集电极分别连接二极管D5正极和继电器J线圈另一端，芯片Ul型号为NE555。
[0011]电源VCC电压为24V。
[0012]本实用新型的工作原理是:请参阅图1，三极管VT1、二极管Dl和二极管D2等组成降压稳压电路，对电源VCC及从信号输入端Vi的输入信号进行抗干扰滤波，提高输入信号脉冲幅值，三极管VT3和二极管D6等组成高阀值反相器，可抑制幅度较小的干扰脉冲，三极管VT2和电容C2等元件可滤除较窄的脉冲从而触发芯片Ul，如此通过两重抗干扰处理，提高了电路的抗干扰能力。
【主权项】
1.一种抗干扰能力强的定时器电路，包括芯片U1、电阻R1、电容Cl、二极管Dl、三极管VTl和继电器J，其特征在于，所述电阻Rl —端分别连接电源VCC、电阻R3、三极管VT3集电极、电阻R9、二极管D5负极和继电器J线圈，电阻Rl另一端分别连接电阻R2、电容Cl和三极管VTl集电极，电容Cl另一端分别连接信号输入端Vi和二极管Dl负极，二极管Dl正极分别连接电阻R3另一端和二极管D2负极，二极管D2正极分别连接三极管VTl基极和电阻R4，电阻R4另一端分别连接三极管VTl发射极、三极管VT2发射极、电容C2、芯片Ul引脚1、电容C4、二极管D4正极、电容C6、二极管D6正极和三极管VT4发射极并接地，三极管VT2基极连接电阻R2另一端，三极管VT2集电极分别连接电阻R5和电阻R6，电阻R6另一端分别连接电容C4另一端和芯片Ul引脚2，芯片Ul引脚4分别连接电阻R5另一端、接地电容C3、芯片Ul引脚8、电阻R7、三极管VT3发射极和电容C6另一端，芯片Ul引脚5连接电容C4另一端，芯片Ul引脚3连接二极管D3正极，二极管D3负极分别连接二极管D4负极和电阻R8，电阻R8另一端连接三极管VT4基极，所述芯片Ul引脚6分别连接芯片Ul引脚7、电容C4另一端、电位器RPl —端和电位器RPl滑片，电位器RPl另一端连接电阻R7另一端，所述三极管VT3基极分别连接电阻R9另一端和二极管D6负极，所述三极管VT4集电极分别连接二极管D5正极和继电器J线圈另一端，所述芯片Ul型号为NE555。2.根据权利要求1所述的抗干扰能力强的定时器电路，其特征在于，所述电源VCC电压为 24Vo
【专利摘要】本实用新型公开了一种抗干扰能力强的定时器电路，包括芯片U1、电阻R1、电容C1、二极管D1、三极管VT1和继电器J，电阻R1一端分别连接电源VCC、电阻R3、三极管VT3集电极、电阻R9、二极管D5负极和继电器J线圈，电阻R1另一端分别连接电阻R2、电容C1和三极管VT1集电极。本实用新型抗干扰能力强的定时器电路通过使用三极管VT1以及二极管D1和二极管D2，提高了定时器的抗干扰能力，电路结构简单，成本低，非常适合推广使用。
【IPC分类】H03K17/56
【公开号】CN204794940
【申请号】CN201520315142
【发明人】林丹红
【申请人】林丹红
【公开日】2015年11月18日
【申请日】2015年5月17日