半集总微波带通滤波电路及滤波器的制造方法
【技术领域】
[0001]本实用新型涉及滤波技术领域，具体涉及一种半集总微波带通滤波电路及滤波器。
【背景技术】
[0002]近年来，国内外开展了一些列关于滤波电路的研究，通过对传统滤波电路的不断改进和变换，在滤波器的性能和实现形式方面取得很多研究成果。广泛应用于功率放大器前端和雷达天线馈电部分，为解决系统带外噪声提供了有效解决方案。
[0003]随着工作频率不断提高，通过低通原型滤波器综合变换出来的带通滤波器，电容电感值不断变小，分布参数影响逐渐明显。传统的滤波电路和实现形式在高频/射频波段受到了很大的限制。本实用新型针对以上问题，采用在带通滤波器端口匹配高低通包络，将电容电感值变换到合理的范围，利用半集总元器件降低分布参数对电路的影响，成功将LC滤波器的应用频率延伸微波频段。
【实用新型内容】
[0004]本实用新型克服了现有技术的不足，提供一种能够将LC滤波器的工作频率延伸至微波频段的半集总微波带通滤波电路及滤波器。
[0005]考虑到现有技术的上述问题，根据本实用新型公开的一个方面，本实用新型采用以下技术方案:
[0006]—种半集总微波带通滤波电路，它包括第一电容Cl、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第七电容C7、第八电容C8、第九电容C9、第十电容C10、第i^一电容Cll、第一电感L1、第二电感L2、第四电感L4、第五电感L5、第六电感L6、第七电感L7、第九电感L9，所述第一电容Cl的一端与输入端连接，所述第一电容Cl的另一端接地，所述第一电感LI的一端与输入端连接，所述第一电感LI的另一端与所述第二电容C2、第三电容C3连接，所述第二电容C2接地，所述第三电容C3再与所述第二电感L2—端连接，所述第二电感L2另一端接地，所述第四电容C4与所述第二电感L2并联，所述第五电容C5和第四电感L4并联后设置在所述第二电感L2—端与所述第五电感L5—端之间，所述第五电感L5另一端接地，所述第六电容C6与所述第五电感L5并联，所述第六电感L6与所述第七电容C7并联后设置在所述第五电感L5—端与所述第七电感L7—端之间，所述第七电感L7另一端接地，所述第八电容C8与所述第七电感L7并联，所述第九电容C9 一端与所述第七电感L7—端连接，所述第九电容C9另一端与所述第九电感L9 一端连接，所述第九电感L9另一端与输出端连接，所述第十电容ClO—端与所述第九电感L9 一端连接，所述第十电容ClO另一端接地，所述第十一电容Cll 一端与所述第九电感L9另一端连接，所述第十一电容Cll另一端接地。
[0007]为了更好地实现本实用新型，进一步的技术方案是:
[0008]根据本实用新型的一个实施方案，所述第二电感L2上并联一个第三电感L3。
[0009]根据本实用新型的另一个实施方案，所述第七电感L7上并联一个第八电感L8。
[0010]本实用新型还可以是:
[0011 ] —种半集总微波带通滤波器，它包括外壳，所述外壳上设置第一介质基板、第二介质基板、第三介质基板、第四介质基板、第五介质基板、第六介质基板、第七介质基板;所述第一介质基板与输入引线连接，所述第一介质基板上连接第一多层瓷介片式电容，所述第一多层瓷介片式电容并与所述外壳连接;所述第二介质基板上连接第二多层瓷介片式电容，所述第二多层瓷介片式电容并与所述外壳连接，所述第一介质基板与所述第二介质基板通过第一空心电感连接，所述第二介质基板上设置第三多层瓷介片式电容，所述第三多层瓷介片式电容通过导线与所述第三介质基板连接，所述第三介质基板分别通过第四多层瓷介片式电容和第二空心电感与第四介质基板连接，所述第四多层瓷介片式电容和第二空心电感并联，所述第三介质基板还通过第三空心电感与外壳连接;所述第四介质基板通过第五多层瓷介片式电容和第四空心电感与所述第五介质基板连接，所述第四介质基板还通过第五空心电感与外壳连接;所述第五介质基板通过第六空心电感与所述外壳连接，以及所述第五介质基板通过导线与设置于第六介质基板上的第六多层瓷介片式电容连接;所述第六介质基板还通过第七多层瓷介片式电容与外壳连接，所述第六介质基板与第七介质基板之间设置第七空心电感，所述第七介质基板通过第八多层瓷介片式电容与所述外壳连接，所述第七介质基板与输出引线连接。
[0012]根据本实用新型的另一个实施方案，所述外壳采用镀金可伐合金。
[0013]根据本实用新型的另一个实施方案，所述输入引线和输出引线分别与所述外壳采用玻封绝缘子固定，且所述输入引线和输出引线分别与所述外壳之间绝缘。
[0014]根据本实用新型的另一个实施方案，所述第一介质基板、第二介质基板、第三介质基板、第四介质基板、第五介质基板、第六介质基板、第七介质基板分别通过锡焊固定于外壳上，其背面与所述外壳完全接触。
[0015]根据本实用新型的另一个实施方案，所述第一空心电感、或第二空心电感、或第三空心电感、或第四空心电感、或第五空心电感、或第六空心电感或第七空心电感采用0.35mm漆包线且两端引脚去漆长度不超过1.5mm并浸锡。
[0016]根据本实用新型的另一个实施方案，所述第一多层瓷介片式电容、第二多层瓷介片式电容、第三多层瓷介片式电容、第四多层瓷介片式电容、第五多层瓷介片式电容、第六多层瓷介片式电容、第七多层瓷介片式电容和第八多层瓷介片式电容均采用0805封装。
[0017]根据本实用新型的另一个实施方案，所述第一空心电感、或第二空心电感、或第三空心电感、或第四空心电感、或第五空心电感、或第六空心电感、或第七空心电感采用室温固化的硫化硅胶固定。
[0018]与现有技术相比，本实用新型的有益效果之一是:
[0019]本实用新型的一种半集总微波带通滤波电路及滤波器，能够将LC滤波器的工作频率延伸至微波频段，且具有低插损、高矩形度和高阻带抑制的优点。
【附图说明】
[0020]为了更清楚的说明本申请文件实施例或现有技术中的技术方案，下面将对实施例或现有技术的描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅是对本申请文件中一些实施例的参考，对于本领域技术人员来讲，在不付出创造性劳动的情况下，还可以根据这些附图得到其它的附图。
[0021 ]图1示出了根据本实用新型一个实施例的半集总微波带通滤波电路结构示意图。
[0022]图2示出了根据本实用新型一个实施例的半集总微波带通滤波器结构示意图。
[0023]图3示出了根据本实用新型一个实施例的由实验数据绘制的示意图。
[0024]其中，附图中的附图标记所对应的名称为:
[0025]I 一第一介质基板，2—第二介质基板，3—第三介质基板，4 一第四介质基板，5—第五介质基板，6—第六介质基板，7—第七介质基板，8—第一多层瓷介片式电容，9一第二多层瓷介片式电容，10 —外壳，11 一第三多层瓷介片式电容，12—第四多层瓷介片式电容，13—第一空心电感，14 一第三空心电感，15—第五多层瓷介片式电容，16—第四空心电感，17—第五空心电感，18—第六多层瓷介片式电容，19 一第六空心电感，20—第七空心电感，21—第八多层瓷介片式电容，22—第二空心电感，23—第七多层瓷介片式电容。
【具体实施方式】
[0026]下面结合实施例对本实用新型作进一步地详细说明，但本实用新型的实施方式不限于此。
[0027]如图1所示，图1示出了根据本实用新型一个实施例的半集总微波带通滤波电路结构示意图，一种半集总微波带通滤波电路，该电路由椭圆函数滤波电路(虚线内部分)和高低通匹配包络组成(虚线外部分)，具体包括第一电容Cl、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第七电容C7、第八电容C8、第九电容C9、第十电容C10、第十一电容C11、第一电感L1、第二电感L2、第四电感L4、第五电感L5、第六电感L6、第七电感L7、第九电感L9，所述第一电容Cl的一端与输入端连接，所述第一电容Cl的另一端接地，所述第一电感LI的一端与输入端连接，所述第一电感LI的另一端与所述第二电容C2、第三电容C3连接，所述第二电容C2接地，所述第三电容C3再与所述第二电感L2—端连接，所述第二电感L2另一端接地，所述第四电容C4与所述第二电感L2并联，所述第五电容C5和第四电感L4并联后设置在所述第二电感L2—端与所述第五电感L5—端之间，所述第五电感L5另一端接地，所述第六电容C6与所述第五电感L5并联，所述第六电感L6与所述第七电容C7并联后设置在所述第五电感L5—端与所述第七电感L7—端之间，所述第七电感L7另一端接地，所述第八电容C8与所述第七电感L7并联，所述第九电容C9 一端与所述第七电感L7—端连接，所述第九电容C9另一端与所述第九电感L9 一端连接，所述第九电感L9另一端与输出端连接，所述第十电容ClO—端与所述第九电感L9 一端连接，所述第十电容ClO另一端接地，所述第十一电容Cll 一端与所述第九电感L9另一端连接，所述第十一电容Cll另一端接地。
[0028]进一步地，所述第二电感L2上还可并联一个第三电感L3;所述第七电感L7上还可并联一个第八电感L8。
[0029]如图2所示，图2示出了根据本实用新型一个实施例的半集总微波带通滤波器结构示意图，一种半集总微波带通滤波器，它包括外壳10，所述外壳10上设置第一介质基板1、第二介质基板2、第三介质基板3、第四介质基板4、第五介质基板5、第六介质基板6、第七介质基板7;所述第一介质基板I与输入引线连接，所述第一介质基板I上连接第一多层瓷介片式电容8，所述第一多层瓷介片式电容8并与所述外壳10连接;所述第二介质基板2上连接第二多层瓷介片式电容9，所述第二多层瓷介片式电容9并与所述外壳10连接，所述第一介质基板I与所述第二介质基板2通过第一空心电感13连接，所述第二介质基板2上设置第三多层瓷介片式电容11，所述第三多层瓷介片式电容11通过导线与所述第三介质基板3连接，所述第三介质基板3分别通过第四多层瓷介片式电容12和第二空心电感22与第四介质基板4连接，所述第四多层瓷介片式电容12和第二空心电感22并联，所述第三介质基板3还通过第三空心电感14与外壳10连接;所述第四介质基板4通过第五多层瓷介片式电容15和第四空心电感16与所述第五介质基板5连接，所述第四介质基板4还通过第五空心电感17与外壳10连接;所述第五介质基板5通过第六空心电感19与所述外壳10连接，以及所述第五介质基板5通过导线与设置于第六介质基板6上的第六多层瓷介片式电容18连接;所述第六介质基板6