还通过第七多层瓷介片式电容23与外壳10连接，所述第六介质基板6与第七介质基板7之间设置第七空心电感20，所述第七介质基板7通过第八多层瓷介片式电容21与所述外壳10连接，所述第七介质基板7与输出引线连接。
[0030]外壳10优先采用镀金可伐合金。
[0031]空心电感和多层瓷介片式电容器可通过锡焊固定在介质基板和外壳上。
[0032]输入引线和输出引线分别与所述外壳10采用玻封绝缘子固定，即输入输出引线通过玻封绝缘子烧结在外壳10上，且所述输入引线和输出引线分别与所述外壳10之间绝缘。
[0033]第一介质基板1、第二介质基板2、第三介质基板3、第四介质基板4、第五介质基板
5、第六介质基板6、第七介质基板7分别通过锡焊固定于外壳10上，其背面与所述外壳10完全接触。介质基板具有损耗小、温度稳定性高的优点。
[0034]第一空心电感13、或第二空心电感22、或第三空心电感14、或第四空心电感16、或第五空心电感17、或第六空心电感19或第七空心电感20采用0.35mm漆包线，漆包线顺时针方向绕制，且两端引脚去漆长度不超过1.5mm并浸锡。
[0035]第一多层瓷介片式电容8、第二多层瓷介片式电容9、第三多层瓷介片式电容11、第四多层瓷介片式电容12、第五多层瓷介片式电容15、第六多层瓷介片式电容18、第七多层瓷介片式电容23和第八多层瓷介片式电容21均采用0805封装，选用I类的高频高Q瓷介电容。
[0036]第一空心电感13、或第二空心电感22、或第三空心电感14、或第四空心电感16、或第五空心电感17、或第六空心电感19、或第七空心电感20采用室温固化的硫化硅胶固定。
[0037]对于本实施例的第三空心电感14相当于以上原理图所示并联的第二电感L2和第三电感L3;第六空心电感19相当于以上原理图所示并联的第七电感L7和第八电感L8;即在设计或计算时，选用第二电感L2和第三电感L3并联进行计算，第七电感L7和第八电感L8并联进行计算;而在具体使用时，选用一个第三空心电感14代替第二电感L2和第三电感L3，第三空心电感14选择第二电感L2和第三电感L3并联后的电感值;选用一个第六空心电感19代替第七电感L7和第八电感L8，第六空心电感19选择第七电感L7和第八电感L8并联后的电感值。
[0038]本实用新型的介质基板不仅作为一种支撑结构，还作为一种半集总元件具有一定的电性能，可以等效为平板电容器与多层瓷介片式电容器进行并联或单独作为电容使用。可采用0.4_高频高Q的印刷线路板材经过切割形成以满足不同参数的介质基板。
[0039]本实用新型的电路结构，通带中心频率为2.73GHz，主要应用于功率放大器前端和雷达天线馈电部分，结合图3所示本实施例提供的电路拓扑结构和半集总元件能够将LC滤波器的工作频率延伸到微波频段，具有低插损、高矩形度和高阻带抑制的优点。
[0040]综上所述，本实用新型以传统椭圆函数滤波器设计理论为基础，并对输入输出端口进行高低通包络匹配，从而解决了椭圆函数滤波器带外抑制平缓的问题。本滤波器主要用于抑制杂波干扰，同时，相比其他结构的带通滤波器具有更好的相位一致性，可广泛应用于通信系统中的天线等。
[0041]本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
[0042]在本说明书中所谈到的“一个实施例”、“另一个实施例”、“实施例”、等，指的是结合该实施例描述的具体特征、结构或者特点包括在本申请概括性描述的至少一个实施例中。在说明书中多个地方出现同种表述不是一定指的是同一个实施例。进一步来说，结合任一实施例描述一个具体特征、结构或者特点时，所要主张的是结合其他实施例来实现这种特征、结构或者特点也落在本实用新型的范围内。
[0043]尽管这里参照本实用新型的多个解释性实施例对本实用新型进行了描述，但是，应该理解，本领域技术人员可以设计出很多其他的修改和实施方式，这些修改和实施方式将落在本申请公开的原则范围和精神之内。更具体地说，在本申请公开和权利要求的范围内，可以对主题组合布局的组成部件和/或布局进行多种变型和改进。除了对组成部件和/或布局进行的变型和改进外，对于本领域技术人员来说，其他的用途也将是明显的。
【主权项】
1.一种半集总微波带通滤波电路，其特征在于它包括第一电容Cl、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第七电容C7、第八电容C8、第九电容C9、第十电容C10、第^^一电容Cll、第一电感L1、第二电感L2、第四电感L4、第五电感L5、第六电感L6、第七电感L7、第九电感L9，所述第一电容Cl的一端与输入端连接，所述第一电容Cl的另一端接地，所述第一电感LI的一端与输入端连接，所述第一电感LI的另一端与所述第二电容C2、第三电容C3连接，所述第二电容C2接地，所述第三电容C3再与所述第二电感L2—端连接，所述第二电感L2另一端接地，所述第四电容C4与所述第二电感L2并联，所述第五电容C5和第四电感L4并联后设置在所述第二电感L2—端与所述第五电感L5—端之间，所述第五电感L5另一端接地，所述第六电容C6与所述第五电感L5并联，所述第六电感L6与所述第七电容C7并联后设置在所述第五电感L5—端与所述第七电感L7—端之间，所述第七电感L7另一端接地，所述第八电容C8与所述第七电感L7并联，所述第九电容C9 一端与所述第七电感L7—端连接，所述第九电容C9另一端与所述第九电感L9 一端连接，所述第九电感L9另一端与输出端连接，所述第十电容ClO—端与所述第九电感L9 一端连接，所述第十电容ClO另一端接地，所述第十一电容Cll 一端与所述第九电感L9另一端连接，所述第十一电容Cll另一端接地。2.根据权利要求1所述的半集总微波带通滤波电路，其特征在于所述第二电感L2上并联一个第三电感L3。3.根据权利要求1所述的半集总微波带通滤波电路，其特征在于所述第七电感L7上并联一个第八电感L8。4.一种应用如权利要求1所述半集总微波带通滤波电路的半集总微波带通滤波器，其特征在于它包括外壳(10)，所述外壳(10)上设置第一介质基板(1)、第二介质基板(2)、第三介质基板(3)、第四介质基板(4)、第五介质基板(5)、第六介质基板(6)、第七介质基板(7)；所述第一介质基板(I)与输入引线连接，所述第一介质基板(I)上连接第一多层瓷介片式电容(8)，所述第一多层瓷介片式电容(8)并与所述外壳(10)连接;所述第二介质基板(2)上连接第二多层瓷介片式电容(9)，所述第二多层瓷介片式电容(9)并与所述外壳(10)连接，所述第一介质基板(I)与所述第二介质基板(2)通过第一空心电感(13)连接，所述第二介质基板(2)上设置第三多层瓷介片式电容(11)，所述第三多层瓷介片式电容(11)通过导线与所述第三介质基板(3)连接，所述第三介质基板(3)分别通过第四多层瓷介片式电容(12)和第二空心电感(22)与第四介质基板(4)连接，所述第四多层瓷介片式电容(12)和第二空心电感(22)并联，所述第三介质基板(3)还通过第三空心电感(14)与外壳(10)连接;所述第四介质基板(4)通过第五多层瓷介片式电容(15)和第四空心电感(16)与所述第五介质基板(5)连接，所述第四介质基板(4)还通过第五空心电感(17)与外壳(10)连接;所述第五介质基板(5)通过第六空心电感(19)与所述外壳(10)连接，以及所述第五介质基板(5)通过导线与设置于第六介质基板(6)上的第六多层瓷介片式电容(18)连接;所述第六介质基板(6)还通过第七多层瓷介片式电容(23)与外壳(10)连接，所述第六介质基板(6)与第七介质基板(7)之间设置第七空心电感(20)，所述第七介质基板(7)通过第八多层瓷介片式电容(21)与所述外壳(10)连接，所述第七介质基板(7)与输出引线连接。5.根据权利要求4所述的半集总微波带通滤波器，其特征在于所述外壳(10)采用镀金可伐合金。6.根据权利要求4所述的半集总微波带通滤波器，其特征在于所述输入引线和输出引线分别与所述外壳(10)采用玻封绝缘子固定，且所述输入引线和输出引线分别与所述外壳(10)之间绝缘。7.根据权利要求4所述的半集总微波带通滤波器，其特征在于所述第一介质基板(I)、第二介质基板(2)、第三介质基板(3)、第四介质基板(4)、第五介质基板(5)、第六介质基板(6)、第七介质基板(7)分别通过锡焊固定于外壳(10)上，其背面与所述外壳(10)完全接触。8.根据权利要求4所述的半集总微波带通滤波器，其特征在于所述第一空心电感(13)、或第二空心电感(22)、或第三空心电感(14)、或第四空心电感(16)、或第五空心电感(17)、或第六空心电感(19)或第七空心电感(20)采用0.35mm漆包线且两端引脚去漆长度不超过1.5mm并浸锡。9.根据权利要求4所述的半集总微波带通滤波器，其特征在于所述第一多层瓷介片式电容(8)、第二多层瓷介片式电容(9)、第三多层瓷介片式电容(11)、第四多层瓷介片式电容(12)、第五多层瓷介片式电容(15)、第六多层瓷介片式电容(18)、第七多层瓷介片式电容(23)和第八多层瓷介片式电容(21)均采用0805封装。10.根据权利要求4所述的半集总微波带通滤波器，其特征在于所述第一空心电感(13)、或第二空心电感(22)、或第三空心电感(14)、或第四空心电感(16)、或第五空心电感(17)、或第六空心电感(19)、或第七空心电感(20)采用室温固化的硫化硅胶固定。
【专利摘要】本实用新型公开了一种半集总微波带通滤波电路及滤波器，第一电容C1的一端与输入端连接，所述第一电容C1的另一端接地，所述第一电感L1的一端与输入端连接，所述第一电感L1的另一端与所述第二电容C2、第三电容C3连接，所述第二电容C2接地，所述第三电容C3再与所述第二电感L2一端连接，所述第二电感L2另一端接地，所述第四电容C4与所述第二电感L2并联，其以传统椭圆函数滤波器设计理论为基础，并对输入输出端口进行高低通包络匹配，从而解决了椭圆函数滤波器带外抑制平缓的问题。本实用新型的半集总微波带通滤波电路及滤波器主要用于抑制杂波干扰；同时，相比其他结构的带通滤波器具有更好的相位一致性，可广泛应用于通信系统中的天线。
【IPC分类】H03H7/01
【公开号】CN205377805
【申请号】CN201521072149
【发明人】何小东, 吴孟珈, 李勇明, 付强, 王柯人
【申请人】成都新欣神风电子科技有限公司
【公开日】2016年7月6日
【申请日】2015年12月21日