专利名称：数字音频嵌入器的制作方法
技术领域：
本实用新型涉及AES数字音频嵌入装置。
数字音频嵌入器是专业的视频产品，随着微电子技术和电视技术的发展，传统的模拟电视信号，包括模拟音频信号、模拟视频信号必将为数字信号所代替。现有技术中的数字音频嵌入器，其音频嵌入电路根据GY/T161-2000传输规范，采用FPGA或DSP运算，将数字音频信号嵌入到数字视频辅助区。但用FPGA或DSP实现嵌入，要有繁杂的时序分析，软件复杂，设计成本高，控制电路复杂，可靠性差，开发周期长。
本实用新型的目的在于避免上述现有技术中的不足之处，提供一种结构简单、调试方便、软件简单、集成度高的数字音频嵌入器。
本实用新型的目的通过如下技术方案实现本实用新型的结构特点是嵌入模块采用单片GS9023嵌入芯片U1，AES数字音频信号经PE65621集成变压器T1耦合、U2电平转换，输入到芯片U1的AinA端，并行D1格式数字视频信号输入到芯片U1的DIN0-DIN9端，在芯片U1的DOUT0-DOUT9端并行输出其辅助数据区中嵌入有音频信号的数字视频信号。
本实用新型的结构特点还在于设置单片PLL1700E锁相环U3，27MHz时钟信号经锁相、分频，输出6.144MHz时钟信号，送入嵌入芯片U1的ACLK端。
与已有技术相比，本实用新型具有如下优点1、本实用新型在作为嵌入双通道音频设备时，27MHz并行时钟、10bit视频数据信号和48KHZ采样率、20bit同步采样AES数字音频信号同时送入模块GS9023，由GS9023硬件实现音频嵌入、硬件实现行、场辅助数据区检测，并按照GY/T161-2000规范，自动插入数字音频信号，软件只需设置GS9023相关工作状态寄存器，无需FPGA或DSP繁杂编程、计算，整体电路结构清晰、可靠性高、稳定性好。
2、本实用新型芯片GS9023可级联，单片GS9023可嵌入4通道AES数字音频。四片级联，可最大嵌入16通道AES数字音频，而硬件电路依然简单、结构明晰。
3、本实用新型中所采用的PLL1700E锁相环，无需外接压控振荡器，无需设计分频计数器，从而提高了分频后的频率稳定性，可靠性也得到极大的提高。
附图
为本实用新型结构示意图。
以下通过实施例，结合附图对本实用新型作进一步描述。
实施例参见附图，本实施例中的嵌入模块采用单片GS9023嵌入芯片U1。AES数字音频信号经T1集成变压器PE65612耦合，由SN75175芯片U2进行电平转换，并输入到芯片U1的21脚AinA端。
并行D1格式数字视频信号输入到芯片U1的DIN0-DIN9端，在芯片U1的DOUT0-DOUT9端并行输出其辅助数据区中嵌入有音频信号的数字视频信号。
本实施例中，单片锁相环U3采用芯片PLL1700E，27MHz时钟信号经锁相、分频，输出6.144MHz时钟信号，送入嵌入模块U1的99脚ACLK端。
图中示出，平衡式48KHz/20bit同步采样AES数字音频信号经电容C14、变压器T1耦合输入，再经芯片U2将差分信号变换成TTL电平，送入芯片U1的A1NA端。10bit数字视频信号送入芯片U1的DIN0-DIN9端，外部27MHz时钟信号一路到芯片U1的PCLK端，作为视频信号检测时钟，另一路送往锁相环U3，从U3的SCK02端得到256fs(fs＝48KHz)＝12.288MHZ时钟信号，再经U4A进行2分频，得到6.144MHZ时钟信号，该信号送入U1的ACLK端，作为AES音频检测时钟。由嵌入芯片U1自动完成将AES音频信号嵌入到D1数据视频信号辅助区，并在其DOUT0-DOUT9端输出辅助数据区中嵌入有音频信号的数字视频信号。
由于工作于嵌入模式，芯片U1的5脚接地。芯片U1的第2、3、4脚用于选择输入视频信号格式，当输入视频信号为D1格式信号时，芯片U1的2脚、4脚接+5V，3脚接地。
此外，需要时，可在芯片U1的前级加入串并转换电路，后级加入并串转换电路，实现串行输入数字视频信号中嵌入AES音频，再串行输出。
权利要求1.数字音频嵌入器，其特征是嵌入模块采用单片嵌入芯片U1(GS9023)，AES数字音频信号经集成变压器T1(PE65612)耦合、U2(SN75175)电平转换，输入到芯片U1的AinA端(21脚)，并行D1格式数字视频信号输入到芯片U1的DIN0-DIN9端，在芯片U1的DOUT0-DOUT9端并行输出其辅助数据区中嵌入有音频信号的数字视频信号。
2.根据权利要求1所述的数字音频嵌入器，其特征是设置单片锁相环U3(PLL1700E)，27MHz时钟信号经锁相、分频，输出6.144MHz时钟信号，送入嵌入芯片U1的ACLK端(99脚)。
专利摘要数字音频嵌入器,其特征是嵌入模块采用单片嵌入芯片UlGS9023,AES数字音频信号经变压器T1耦合、电平转换,与并行D1格式数字视频信号共同输入到芯片U1中,在芯片U1的输出端并行输出其辅助数据区中嵌入有音频信号的数字视频信号。本实用新型结构简单、易调试、稳定性好、易于扩展。
文档编号H04L7/033GK2473823SQ01237540
公开日2002年1月23日 申请日期2001年4月26日 优先权日2001年4月26日
发明者姜万勐, 沈火林 申请人:郑向宏