一种测试集成电路漏电流的系统及其测试方法
【技术领域】
[0001]本发明涉及集成电路涉及领域，尤其是一种测试集成电路漏电流的系统及其测试方法。
【背景技术】
[0002]随着电子设备，如笔记本电脑，数码相机，移动电话，数字音频播放器，视频游戏机等电子设备的日益普及，电子设备越来越精巧，集成电路规模越来越大，内部线路也越来越密集，电子芯片和非易失性内存的使用一直持续增加，这些高度集成的电路在工作中可能会产生漏电流，从而对电子设备的准确度产生影响甚至会造成安全隐患。例如:当一个闪存单元浮置栅极周围的氧化层过于稀薄，存储其间的电子会泄露出来，这会导致存储的数据不正常改变，例如，从逻辑0变成1。
[0003]电子设备尺寸微小化也导致了集成电路芯片的物理隔离度的降低。例如对一个存储设备的字线进行漏电流测试，字线和字线间的紧密布局会增加从一个字线到另一个字线的泄漏电流的可能性。这很可能出现在一些闪存中:一个字线充电到一个高电压(例如，10V)，而相邻字线和其他部件保持在一个较低的电压(例如，0V，2.3V，5V，等)。当对某个或某一块存储单元编程时，会通过一个电压源对相应的字线充电，字线上的高电压可能会产生漏电流，从而对周围的字线或者组件产生影响。虽然某些情况下，一些漏电流可以被容忍，但在一定的阈值以上的漏电流会导致错误或者不良影响。例如，漏电流会导致存储器数据错误，电路芯片过热，增加功率损耗，产生干扰等。为了发现漏电流，一些集成电路芯片在制造过程中需要进行测试。
【发明内容】
[0004]为了解决现有技术的不足，本发明提出了一种测试集成电路漏电流的电路及其测试方法。本发明能够有效地测试待测点的漏电流，并根据要求判断漏电流的大小是否在允许的范围内，起到保护电路、降低干扰、减少损耗的作用。
[0005]为了达到上述目的，本发明采用如下技术方案:
[0006]一种测试集成电路漏电流的漏电测试系统，所述漏电测试系统包括多个独立的漏电流测试单元及逻辑控制器，每个漏电流测试单元包含独立的测试点和待测点；
[0007]漏电流测试系统通过逻辑控制器对各个漏电流测试单元的输出信号进行逻辑分析，得到漏电流测试结果，并传递给外部电路。
[0008]优选地，所述漏电流测试单元包括使测试点和待测点电压同步变化的调整电路、开关管及比较器，开关管包括第一开关管和第二开关管，待测点通过第一开关管连接调整电路，调整电路连接测试点，测试点连接比较器的同相输入端，比较器的反相输入端输入参考电压，测试点还通过第二开关管连接电源。
[0009]优选地，所述逻辑控制器通过I/O接口连接有存储阵列，逻辑控制器自行运行或者通过存储阵列内部的逻辑控制电路来控制进行漏电流测试。
[0010]优选地，所述调整电路由串联的第一电容和第二电容组成，第一电容连接待测点和测试点，第二电容连接测试点和参考地。
[0011]优选地，所述测试点还连接有补偿电路，补偿电路用于补偿测试点产生的噪声；
[0012]优选地，所述补偿电路包括补偿开关管，补偿开关管与第一开关管和第二开关管是反相的。
[0013]优选地，所述补偿开关管、第一开关管和第二开关管均设有控制端，控制端输入的控制信号控制其开断。
[0014]根据上述测试集成电路漏电流的漏电测试系统的测试方法，其特征在于，所述测试方法包括如下步骤:
[0015](1)对某个待测点加载电压VI，对邻近的第二个待测点加载一个较低的电压，两个待测点之间产生漏电流；
[0016](2)将测试点加载电压V2，V2小于VI，测试点电压同步耦合待测点上的电压；
[0017](3)对待测点产生的开关噪声进行补偿后，对测试点上的电压与比较器负端的参考电压进行比较，根据产生的输出信号来判断待测点上漏电流大小。
[0018]所述步骤(1)中邻近的第二个待测点加载一个较低的电压为0V。
[0019]所述步骤(3)中比较器负端的参考电压是为变化的，每个测试单元与其余的测试单元参考电压值相同或不相同，根据漏电流阈值范围可以配置不同的分压电阻而产生所需的参考电压。
[0020]采用如上技术方案取得的有益技术效果为:
[0021]本发明的测试点通过一个调整电路耦合到待测点电路上，开关管的导通后，待测点和测试点分别被加载电压，后者电压小于前者电压，开关管关断后，测试点电压处于悬浮状态。通过电压比较器对测试点上的电压和参考电压的比较而产生的输出信号，来判断测试点上的漏电流是否在允许的范围内。此漏电流测试系统能够内置到集成电路中，能够实时测试电路重要位置的漏电流大小。
【附图说明】
[0022]图1为漏电流测试单元结构示意图。
[0023]图2为测试集成电路漏电流的漏电测试系统初始化示意图。
[0024]图3为测试集成电路漏电流的漏电测试系统启动示意图。
[0025]图4为漏电流测试单元开关管电压变化示意图。
[0026]图5为待测点和测试点电压变化示意图。
[0027]图6为带补偿电路的漏电流测试单元结构示意图。
[0028]图7为带漏电测试系统的存储器。
【具体实施方式】
[0029]结合附图1至7对本发明的【具体实施方式】做进一步说明:
[0030]一种测试集成电路漏电流的漏电测试系统，所述漏电测试系统包括多个独立的漏电流测试单元及逻辑控制器，每个漏电流测试单元包含独立的测试点和待测点。漏电流测试系统通过逻辑控制器对各个漏电流测试单元的输出信号进行逻辑分析，得到测试结果，并传递给外部电路。
[0031]如图1所示，每个漏电流测试单元可通过一个开关管Q2。接到相应的待测点X。开关管Q2(]是一个N沟道场效应晶体管(NFET)，可以通过VHV2控制开关管通断，V-信号可由一个电压源提供。
[0032]每个待测点X可通过开关管Q2。连接到一个调整电路D中。调整电路D可由两个电容C1(]、C2。组成，电容C:。连接待测点X和测试点MP，电容C 2。连接测试点MP和参考地。通过调整电路D，测试点MP的电压约等于或小于电源电压。图1中的VCC = 2.3V。在漏电流测试试验中，电容C1(]、C2。能减少测试点MP上的漏电流。
[0033]每个漏电流测试单元的测试点MP通过开关管Qi。连接到电源VCC。开关管Q i。可以是一个N沟道场效应晶体管(NFET)，可以通过VHV1控制其通断。测试点MP连接到比较器K的正端。比较器K的负端接参考电压VREF，参考电压VREF可由电阻R1(]、R2。组成的分压电路产生，大小设置为2.2V。(根据实际需求，对不同的漏电流允许范围可设计不同的参考电压)。如图1，比较器K对比测试点MP电压和参考电压VREF大小，并输出信号，通过该信号判断漏电流是否在允许范围内。
[0034]测试集成电路漏电流的漏电测试系统的测试方法，包括如下步骤:
[0035](1)对某个待测点加载电压VI，对邻近的第二个待测点加载一个较低的电压，两个待测点之间产生漏电流；
[0036](2)将测试点加载电压V2，V2小于VI，测试点电压同步耦合待测点上的电压；
[0037](3)对待测点产生的开关噪声进行补偿后，对测试点上的电压与比较器负端的参考电压进行比较，根据产生的输出信号来判断待测点上漏电流大小。
[0038]具体操作中，待测点X被一个可编程电压源充电到10V，开关管Q2。导通。给待测点X充电的过程模拟了待测点X在正常工作中响应程控命令的过程:响应程控命令需要接受一定的高压输入。图1中，开关管Qjf极电压达到15V时，开关管Q2。导通。开关管Q1(:栅极电压也达到5V时，开关管Q:。导通，将VCC电压(2.3V)加载到测试点MP上。一旦待测点X充电到一个高电压，并且相应的测试点MP充电到电源电压时，待测点和测试点分别断开各自电压源，它们将处于电压悬浮状态。若待测点X未断开电压源，即使待测点与外部电路出现了漏电流现象，也会被电压源及时充电，导致不能检测出漏电流，所以电压悬浮状态是漏电流测试的前提。
[0039]当待测点X充电到高电压(例如，10V)，并允许上下浮动时，待测点X与其余待测点之间会产生漏电流。当对待测点X上漏电流进行测试时，由于待测点X与电压源断开，待测点X上的电压会因为漏电流而同比例降低。测试点MP上的电压会因为调整电路D的原因而随着待测点X上的电压同步降低。因此，比较器K正端的输入电压也会因为漏电流而同步降低。
[0040]在测试漏电流过程中，比较器K会在一定的时间内发出输出信号。当比较器K正端的输入电压小于负端参考电压时，表示待测点X的漏电流过大；当比较器K正端的输入电压不小于负端参考电压时，表示待测点X的漏电流在合理范围内。
[0041]如图2所示，包括上述三个漏电流测试单元的测试集成电路漏电流的漏电测试系统，用来检测待测点XI上的漏电流。参考电压VREF连接到各个比较器的负端，根据不同需求，每个参考电压可以设计成不同值。在本次测量中，将它们设计成相同值2.2V。此多通道的漏电流检测系统包含一个逻辑控制器FPGA，用来处理各个比较器的输出结果。
[0042]待测点XI被外部电压源充电到10V，开关管仏栅极电压15V，开关管导通。同时开