一种减少只读存储器漏电流的方法
【专利摘要】本发明公开了一种减少只读存储器漏电流的方法，计算待存入只读存储器的逻辑数据的总数；计算逻辑数据中高电平逻辑数据的数量；将逻辑数据存入只读存储器中；若高电平逻辑数据的数量大于逻辑数据的总数的一半，则将逻辑数据取反后存入只读存储器中。本发明还公开了一种减少只读存储器漏电流的方法，通过获取待存入只读存储器的逻辑数据中高电平逻辑数据的存储地址；步骤二：将高电平逻辑数据的存储地址转换为只读存储器的存储单元阵列中同一行或同一列存储单元的地址；步骤三：将逻辑数据按转换后的地址存入只读存储器中。本发明以较小面积的芯片与较低的延迟减少只读存储器的漏电流和静态功耗，降低漏电流对数据存储与读取的干扰。
【专利说明】—种减少只读存储器漏电流的方法
【技术领域】
[0001]本发明属于半导体存储器【技术领域】，尤其涉及一种减少只读存储器漏电流的方法。
【背景技术】
[0002]只读存储器是一种只能读取数据的存储器,英文简称ROM (Read-Only Memory)。ROM所存数据，一般是装入系统前事先写好的，系统工作过程中只能读出，而不像随机存储器那样可以改写数据。ROM所存数据稳定，断电后所存数据也不会改变；其结构简单，读出方便，价格便宜，非常适合于存储各种固定程序和数据，是各种游戏系统和字库系统中固定数据的优先解决方案。
[0003]由于价格便宜，ROM的面积必须尽可能小才有利润；由于功能简单，外围电路的面积小，ROM的面积主要取决于存储单元的大小；所以，半导体工艺尺寸的不断缩小，给ROM产品提供了更多机会。最小线宽为F的工艺，能够实现的最小存储单元是只需一根位线和一根字线的两端器件，其位线和字线的线宽和间接均为F，其面积为4F2;这种存储单元的实例是位线和字线交叉处有一个二极管的单元，如图1所示，其中WL1/2/3均为字线，BL1/2/3均为位线，U11/22等均为位线与字线交叉处的二极管，二极管正极与位线连接代表数据1，二极管正极与位线断开代表数据O。
[0004]最小二端器件为ROM产品提供机会的同时也带来了挑战，其中一个挑战是阵列中的反向漏电流的处理。如图2所示，如果WL2为低电平，BL2为高电平，U22导通且为被访问的存储单元；为了使U12处于关断状态，WLl的电平不能低于BL2的电平；为了使U23处于关断状态，BL3的电平不能高于WL2的电平；这样U13必然有反向漏电流流到BL3上，在没有其他通路的情况下，这个漏电流将通过U23流到WL2上，U33会提供类似的漏电流；由于电路中的WL2有寄生电阻，这些漏电流将在寄生电路上产生压降影响正常的读出功能。假设一个2024x2024的存储阵列，每个单元的漏电流为40pA，WL等效的总电阻为4K欧姆，被访问的字线电压可能被抬高0.64V，这个电压已和二极管的阈值接近，将严重地影响读出的速度或功能。
[0005]解决漏电问题的一个常用方法是每隔一定数量的存储单元，用低阻值的金属把字线连起来。这样做的坏处是面积将增加，而且漏电流并没有减少，芯片工作的静态电流没有改善。
【发明内容】
[0006]本发明克服了现有技术中漏电流未得到有效解决、减少漏电流的只读存储器面积增大且芯片工作的静态电流未得到改善等缺陷，提出了一种减只读存储器漏电流的方法。
[0007]本发明提出了一种减少只读存储器漏电流的方法，包括如下步骤:
[0008]步骤一:计算待存入只读存储器的逻辑数据的总数；
[0009]步骤二:计算所述逻辑数据中高电平逻辑数据的数量；[0010]步骤三:将所述逻辑数据存入所述只读存储器中；若所述高电平逻辑数据的数量大于所述逻辑数据的总数的一半，则将所述逻辑数据取反后存入所述只读存储器中。
[0011]本发明提出的减少只读存储器漏电流的方法中，进一步包括:计算部分逻辑数据区块内高电平逻辑数据的数量，若所述高电平逻辑数据的数量大于所述部分逻辑数据区块内逻辑数据的总数的一半时，将所述部分逻辑数据区块内的逻辑数据取反后存入所述只读存储器中。
[0012]如权利要求1所述的减少只读存储器漏电流的方法，进一步包括步骤四:从所述只读存储器中读取并输出逻辑数据；若所述逻辑数据在存储前已取反，则读取并还原所述逻辑数据后输出。
[0013]本发明提出的减少只读存储器漏电流的方法中，进一步包括:若所述高电平逻辑数据的数量大于所述逻辑数据的总数的一半，将所述逻辑数据经过映射规律进行转换后存入所述只读存储器中。
[0014]本发明提出的减少只读存储器漏电流的方法中，从所述只读存储器中读取并输出逻辑数据；若所述逻辑数据在存储前已经过转换，则读取并根据所述映射规律还原所述逻辑数据后输出。
[0015]本发明还提出了一种减少只读存储器漏电流的方法，包括如下步骤:
[0016]步骤一:获取待存入只读存储器的逻辑数据中高电平逻辑数据的存储地址；
[0017]步骤二:将所述高电平逻辑数据的存储地址转换为所述只读存储器的存储单元阵列中同一行或同一列存储单元的地址；
[0018]步骤三:将所述逻辑数据按转换后的地址存入所述只读存储器中。
[0019]本发明在少量增加芯片面积与少量延迟的情况下，减少了只读存储器中的漏电流。本发明应用的逻辑器件为常用逻辑门器件，有效降低了数据读取或存储过程中的额外开销。
[0020]本发明在减少漏电流的同时，结合处理漏电流的方法提供了安全且灵活的加解密功能，从而使得只读存储器具有更优良的保密性能。
【专利附图】
【附图说明】
[0021]图1表示现有技术中使用二极管的ROM存储阵列；
[0022]图2表示现有技术中ROM阵列中的漏电流通路；
[0023]图3表示本发明减少只读存储器漏电流的方法的流程图；
[0024]图4表示实现本发明方法的只读存储器及其部件的结构示意图；
[0025]图5表示实施例1中位线放电通路的示意图；
[0026]图6表示实施例5中地址译码与区间判断并行控制的示意图；
[0027]图7表示实施例5中通过增加一根位线区分字线数据的取反状态的示意图；
[0028]图8表示实施例6中数据映射存储方案的示意图；
[0029]图9表示本发明减少只读存储器漏电流的方法的流程图；
[0030]图10表示实现本发明方法的只读存储器及其部件的结构示意图；
[0031]图11表示实施例7中数据存储到存储阵列的顺序映射的示意图；
[0032]图12表示实施例7中数据存储到存储阵列的跳跃映射的示意图；[0033]图13表示实施例7中地址映射的控制的示意图；
[0034]图14表示实施例8中只读存储器总体结构图。
【具体实施方式】
[0035]结合以下具体实施例和附图，对本发明作进一步的详细说明。实施本发明的过程、条件、实验方法等，除以下专门提及的内容之外，均为本领域的普遍知识和公知常识，本发明没有特别限制内容。
[0036]如图3所示，本发明的减少只读存储器漏电流的方法，包括如下步骤:步骤一:计算待存入只读存储器的逻辑数据的总数；步骤二:计算逻辑数据中高电平逻辑数据的数量；步骤三:将逻辑数据存入只读存储器中；若高电平逻辑数据的数量大于逻辑数据的总数的一半，则将逻辑数据取反后存入只读存储器中。
[0037]由于逻辑数据“O”和“I”是相对的，本发明的方法不仅适用于减小高电平逻辑数据“I”的个数的情况，同样适用于需要减小数据“O”的个数情况。除了只读存储器，基于两端器件的存储器也可能是其它非挥发存储器，他们存在的漏电流问题同样可以采用本发明的一种或多种方法。除了漏电流问题，只读存储器或非挥发存储器存在的数据保持力问题也可能倾向于减少数据“O”或“I”的个数，这些问题同样可以应用本发明的一种或多种方法。
[0038]图4显示的是实现本发明减少只读存储器漏电流的方法的只读存储器及其部件的结构示意图，其中涉及的只读存储器是基于两端器件，该【具体实施方式】包括:至少一个存储阵列，其中包括字线与位线，用于存储逻辑数据；地址译码器，其与存储阵列连接，用于根据存储地址选择存储阵列的位线；读出放大器，其余存储阵列连接，用于放大输出被选择的位线上的逻辑数据；存储阵列的数据输入端与读出放大器均设置有逻辑门器件。逻辑门器件为非门，数据输入端的非门将逻辑数据取反后存入存储阵列中，数据读出时将读出放大器的数据读出后取反。
[0039]本发明还根据部分逻辑数据区块中高电平逻辑数据的比例，将该区块中的逻辑数据取反存入只读存储器。因此，该【具体实施方式】中只读存储器进一步设置有地址区间判断模块。地址区间判断模块用于判断需取反的逻辑数据的存储地址。只读存储器中的逻辑门器件为异或门，地址区间判断模块与异或门连接，当地址区间判断模块识别需取反的逻辑数据的存储地址，生成控制信号并输入异或门中，对于存储地址的逻辑数据进行取反。
[0040]本发明中，还能将待存入只读存储器中指定位线中的逻辑数据取反后存入只读存储器。相应地，在只读存储器的存储阵列中多设置一根位线，位线上存储逻辑取反信号；当字线上的逻辑数据被读取时字线上的逻辑取反信号被同时读出，逻辑门器件根据逻辑取反信号对逻辑数据取反。
[0041]优选地，可根据映射规律将部分逻辑数据进行转换后存入只读存储器中。相应地，该【具体实施方式】中进一步包括数据映射单元，其根据映射规律对待存储的逻辑数据进行映射后存入存储阵列中，以及对输出的逻辑数据进行反映射。
[0042]实施例1:
[0043]本实施例中通过给漏电流提供低阻抗的通路实现减少漏电流对数据读取的影响。如图5所示，为了使没有被选中的位线到选中的字线的电流尽量少，WLO?WL4等距离地提供没有被选中的位线BLl到地的电流通路，这将使得流到被选中的WL5上的电流减小到原来的1/6.字线WL1，WL2和WL3的引入，将增加额外的高度；但这比字线的金属连接的面积小2倍以上，原因是字线的金属的连接需要额外的间距，而直接增加的下拉字线和原有的字线是相同的，不存在间距的增加。如果考虑到位线通常使用金属走线，电阻小，WL1，WL2和WL3可以直接挪到位线BLl的两端，直接利用存储阵列边缘的多根填充字线(du_y BL)并联，不仅能完成基本相同的功能，而且充分利用了填充字线，不增加任何面积。
[0044]实施例2:
[0045]由于存储的高电平数据以数据“I”表示，存储数据I的两端器件易产生漏电流。所以本实施例中，通过统计数据的每一个字节里的数据“I”的总数，如果总数比数据总数的一半时，则将只读存储器中所有的字节中的每一位数据进行取反后存储，从而有效降低了只读存储器中数据I的数量，总的漏电流将明显减小。例如，一个25Mb的样本数据的分析表明，数据“ I ”的总和占总的存储容量的70%，全部取反存储后，数据“ I ”的总数将减小到30%，漏电流将减小到原来的3/7，即42.9%。
[0046]在读取实施例2中存储的数据时，需要将所有数据再次取反后读出，最多只需两级门延迟，对读出速度的影响很小。
[0047]实施例3
[0048]本实施例为实施例2的进一步细化，根据统计每个字节每位上的数据“I”的总和，然后将数据“I”的数目超过一定比率的一位或几位取反存储，漏电流将得到一定的改善。如果存储阵列中存储的数据是一个数据库，而数据库中存在有大量的负数，负数的最高位数据以I表示，则8位或16位或32位数据的最高位上会有大量的I出现，本实施例中将8位或16位或32位数据的最高位数据取反后存储，从而有效降低了数据I的总数，减少了总的漏电流。同样地，在读取实施例2中存储的数据时，需要将所有数据再次取反后读出，最多只需两级门延迟，对读出速度的影响很小。
[0049]实施例4
[0050]本实施例中，根据数据在存储阵列中表现出的规律，将数据按照其自身规律取反字线或位线上的数据。例如，通过统计得出奇数或偶数位线上的I明显比O多，或奇数或偶数字线上的I明显比O多，这些位线或字线上的数据取反存储将有助于漏电流减小，这种数据取反之后，只需根据字线或位线地址的齐偶规律，取反读出放大器输出数据即可得到正确的数据；由于判断地址和读出操作并行，这种方法对读出速度的影响很小。
[0051]实施例5:
[0052]本实施例中，通过找出存储阵列中单一或连续的字线或位线区间，将它们的数据取反后存储。以字线为例，如果存储阵列中在连续的多条字线上或多条单一的字线上大多数都是数据I，把这些数据取反存储后，漏电流也将减小。
[0053]如图6所示，地址在送给地址译码器的同时，地址区间判断模块会判断这个地址的数据是否已经取反。若已经取反了，则地址区间判断模块会控制读出放大器输出取反的数据。例如，一个样本数据的分析表明，数据全I的连续地址区域占总数据I的比率为23.8%，取反存储后漏电流的影响将明显减小。由于地址区间的判断和读出操作并行，图6的方法不影响读出速度，地址区间判断只需简单的逻辑，面积的增加也可以控制得很小。
[0054]如图7所示，存储阵列增加了一根位线BLe，如果字线上的数据取反，则BLe到这根字线的两端器件是连通的，如WLl所示，反之则断开，如WL2和WL3。在读出数据的时候，BLe上的数据被同时读出，如果BLe的数据是1，则取反读出放大器的输出数据，如果BL3的数据是O，则不取反读出放大器的输出数据。由于只增加一根位线，而且这根位线的读出和其它位线同时读出，图7所示方法对面积和速度的影响都很小。
[0055]实施例6:
[0056]本实施例中，先将数据进行一对一的映射，然后存储映射后的数据。如图8所示，原始数据在存储存储阵列之前，先进行一对一映射。对于8位的字节数据，这种可能的一对一映射有256 ! (256的阶乘)种，任何一种一对一的映射都是原理上可行的。本【具体实施方式】中实现的是具有检测数据“O”和I变化的一对一映射。
[0057]表1所示为以4位数据为实例的一种一对一映射；数据的左边第一位按原始数据存储，左边第二位数据如果与第一位数据相同，则变为0，否则为I ;左边第三位数据如果与第二位数据相同，则变为0，否则为I ;依此类推对数据依次进行异或操作。实际的字节数据的8位可以直接按表1的方式变换,也可以分2个4位数据分别变换，甚至分成4个2位数据分别变换；数据分组的方式既可以是临近多位在一起分成组的方式，也可以是跳跃的齐数多位或偶数多位在一起的分组方式；变换的顺序既可以是从左到右的，也可以是从右到左的；16位或32位数据的变换方法可以依此类推和组合。从表1可以看出，这种一对一映射会将连续多个数据“ I ”的数据变为数据“ I ”个数少的数据，连续多个数据“O”的数据仍然是数据“O”多，但数据“O”和I交替变化次数多的数据将变得比原来数据的数据“I”个数更多。如果把原始数据看成一个随机序列，这种一对一映射可以检测这个随机序列的不同长度的连续数据“O”和连续数据“I”的多少，如果连续数据“O”或I的随机数字串很多，这种映射将明显减小数据“I”的个数，进而减小漏电流；所以，这种映射的有效性取决于原始随机序列的随机特征。
[0058]表1以4位数据为实例的一对一映射关系表
【权利要求】
1.一种减少只读存储器漏电流的方法，其特征在于，包括如下步骤: 步骤一:计算待存入只读存储器的逻辑数据的总数； 步骤二:计算所述逻辑数据中高电平逻辑数据的数量； 步骤三:将所述逻辑数据存入所述只读存储器中；若所述高电平逻辑数据的数量大于所述逻辑数据的总数的一半，则将所述逻辑数据取反后存入所述只读存储器中。
2.如权利要求1所述的减少只读存储器漏电流的方法，其特征在于，进一步包括:计算部分逻辑数据区块内高电平逻辑数据的数量，若所述高电平逻辑数据的数量大于所述部分逻辑数据区块内逻辑数据的总数的一半时，将所述部分逻辑数据区块内的逻辑数据取反后存入所述只读存储器中。
3.如权利要求1所述的减少只读存储器漏电流的方法，其特征在于，进一步包括步骤四:从所述只读存储器中读取并输出逻辑数据；若所述逻辑数据在存储前已取反，则读取并还原所述逻辑数据后输出。
4.如权利要求1或2之任意一项所述的减少只读存储器漏电流的方法，其特征在于，进一步包括:若所述高电平逻辑数据的数量大于所述逻辑数据的总数的一半，将所述逻辑数据经过映射规律进行转换后存入所述只读存储器中。
5.如权利要求4所述的减少只读存储器漏电流的方法，其特征在于，从所述只读存储器中读取并输出逻辑数据；若所述逻辑数据在存储前已经过转换，则读取并根据所述映射规律还原所述逻辑数据后输出。
6.一种减少只读存储器漏电流的方法，其特征在于，包括如下步骤: 步骤一:获取待存入只读存储器的逻辑数据中高电平逻辑数据的存储地址； 步骤二:将所述高电平逻辑数据的存储地址转换为所述只读存储器的存储单元阵列中同一行或同一列存储单元的地址； 步骤三:将所述逻辑数据按转换后的地址存入所述只读存储器中。
【文档编号】G11C17/06GK103761990SQ201410056343
【公开日】2014年4月30日 申请日期:2014年2月19日 优先权日:2014年2月19日
【发明者】易敬军, 陈邦明 申请人:上海新储集成电路有限公司