专利名称：一种用于低压差分接收器的失效保护电路的制作方法
技术领域：
本发明涉及通讯领域中的低压差分接收器中防止失效的电路。
背景技术：
低压差分信号(LVDS)是一种低摆幅的差分信号，能在差分线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。
在低压差分线接收器中一般有失效保护(FailSafe)电路来防止接收器在输入噪声时翻转。现在的失效保护电路有三种1、采用外接元件的方式；2、采用外接终端电阻与接口芯片内部的电流源、电流沉相连接的综合解决办法；3、利用窗口比较器的有源方式。
第一种采用外接元件的失效保护电路如图1所示，在接收器的正相输入端与偏置电压之间接有一个偏置电阻R2，另一个偏置电阻R1则接在接收器的负相输入端与地址件，在差分输入线之间接终端电阻R0。该电路由于存在外在偏置总线，相当于在没有有效信号时多了一个直流偏移，因此偏置网络的存在使得驱动器输出环回电流不平衡，导致输出信号失真，减少输入到接收器的信号幅度，增加了在输入噪声时接收器翻转的可能性。除了外接元件的成本，该电路降低了输入信号的幅度，减少了差分噪声的极限，降低了信号质量。
图2是第二种失效保护电路的示意图，接收器用一个上拉和下拉的电流源给偏置电阻提供一个直流偏置，可以保证在没有有效输入信号时提供给终端电阻一个直流电压，小的偏置电流不会影响输入信号的幅度。然而，这种失效保护电路的缺点是偏置电流不能产生外在应用共模电压所要求的差分电压，增加偏置电流会在正常操作中导致附加的总线负载。另外，偏移的增加，把两路差分信号拉开增加接收器输入信号翻转所要求的幅度，这种偏移也会导致脉冲歪斜，这是接收器从高到低和从低到高的转换时间的时间差异造成的。
图3所示的失效保护电路是上述第一种电路和第二种电路的结合，该电路由分别连接差分信号线A、B的两个上拉电阻R3、R4，以及与差分信号线A、B连接的与非门N1构成；接收器和与非门N1的输出接至与非门N2，与非门N2的输出为Y。工作时，若输入端信号无效，典型情况是输入端悬空，则上拉电阻R3、R4把差分信号电压拉到VDD附近，从而使与非门N1的输出为低电压，与非门N2的输出Y为高电平；若输入信号有效，则与非门N1的输出为高电平，与非门N2的输出Y就是接收器输出的信号。由于这种失效保护电路没有从电源VDD到地的电阻通道，因此这种无源失效保护电路的端口漏电流比前一种失效保护电路的小，但是由于差分信号输入端口有两个上拉电阻，从而对差分信号线产生附加的负载，包括寄生的电容，因此虽然漏电流很小，但附加的负载对输入的差分信号会产生影响，主要表现在差分信号高低(或低高)转换时间的差异，即波形的上升时间与下降时间的差异，从而对输出信号造成脉冲偏斜。另一方面，该电路有2个300千欧的大电阻，使得电路在集成电路内的面积也较大。
专利号为US6,320,406的美国专利METHODS AND APPARATUS FOR ATERMINATED FailSafe CIRCUIT提供了一种采用窗口比较器形式的有源方式的失效保护电路，如图4所示。该失效保护电路包括窗口比较器、失效保护定时器、1个与非门、1个反相器和输出缓冲器。主体接收器是一个迟滞比较器，其输出信号翻转是有一定门限的，上下电平门限之差称为滞后电压Uh。主体接收器的抗干扰能力也与滞后电压Uh有关，如图5所示的滞后电压示意图，滞后电压Uh＝Uht-Ult，Uh越大，抗干扰能力就越强，但是主体接收器的误差也越大，所以低压差分信号的输入门限VID(min)应大于或等于Uh。根据这样的原理，窗口比较器在差分信号线的输入端进行采样，主接收器的输出信号用于控制失效保护定时器，失效保护定时器的输出经过反相器后与窗口比较器的输出一起经过与非门，把窗口比较器的采样结果和定时器结果进行逻辑运算，得到失效保护状态信号控制输出缓冲器的结果。该电路明显减少了无源方式的失效保护电路在输入端口影响信号的情况，但由于失效保护电路对信号的采样还是在输入端口处，仍然会有很小的寄生电容，从而影响输出性能。另外该电路对窗口比较器的实现精度要求高，窗口宽度的可调性差，并且失效保护定时器的实现要通过外部时钟计数实现，主接收器的功耗很大。
发明内容
本发明所要解决的技术问题在于提出一种用于低压差分接收器的失效保护电路，以解决现有技术中的问题。
本发明所述失效保护电路，包括失效最短延迟计时器、与非门、输出缓冲器，其特征在于还包括复位信号产生电路、差值平方区间电路；差分输入信号分别进入主体比较器和所述差值平方区间电路中，主体比较器的输出分别进入所述复位信号产生电路和所述输出缓冲器，由所述复位信号产生电路产生的复位信号输出至所述失效最短延迟计时器，产生输出失效计时决定信号；所述差值平方区间电路用于计算差分输入信号电压的差值，并判断是否处于失效保护状态，输出信号给与非门；失效计时决定信号和所述差值平方区间电路的输出相与得到失效判决信号，失效判决信号和主体比较器的输出进入输出缓冲器中进行与非运算得到最后的输出信号。
所述失效保护电路，还可以包括反相器，用于产生控制主体比较器的截止信号，所述反相器的输入端接收与非门输出的失效判决信号，反相器的输出端接到主体比较器的共模控制端。
所述差值平方区间电路，进一步包括减法平方电路、比较器、电阻R1和R2，所述减法平方电路的输入端是差分输入信号线，在获得差分电压的平方值后输出至比较器的负相输入端；电阻R1和R2串联，电阻R1接在电源与比较器的正相输入端之间，电阻R2则位于比较器的正相输入端与地之间，根据R1/R2的值，在比较器的正相输入端获得失效保护门限电压的平方值；比较器输出差分电压与失效保护门限电压的比较结果到与非门的一个输入端。
本发明失效保护电路，与现有技术相比，没有降低输入信号的输入幅度，减少了功耗；由于本发明没有外接电阻偏置网络，也不用内在的偏置电流产生偏移，因此既不影响主体比较器的输入门限，也不增加总线负载。另外，本发明还可用于外接完全的共模电压的情况。
图1是采用外在偏置网络的失效保护电路示意图。
图2是有偏置电流的失效保护电路示意图。
图3是采用上拉电阻的失效保护电路示意图。
图4是采用窗口比较器实现的有源方式的失效保护电路示意图。
图5是图4中主体接收器的滞后电压示意图。
图6本发明失效保护电路的示意图。
图7是图6中减法平方电路的示意图。
图8是图6中复位信号产生电路示意图。
图9是图6中延迟计时电路的示意图。
具体实施例方式
下面结合附图对本发明的具体实施方式
作进一步的详细描述。
图1-4是现有技术中实现失效保护的几种电路的示意图，前面已经详细介绍过，此处不再赘述。
图5是图4中的主体接收器的滞后电压示意图，本发明所采用的主体比较器与之相同。
如果对于低压差分输入，不采用失效保护，只有主体比较器，也能够实现部分正常输出的目的，如表1所示，其中VID表示差分输入A、B的差值。
表1
可以看出，当差分输入的差值满足-100mV＜VID＜100mV时，主体比较器的输出是不定态，这样的话，就需要对这种情况下的输出进行失效保护。
下面结合图6、图7、图8和图9来说明本发明的具体实现。
如图6所示的本发明失效保护电路中，差分输入信号A、B分别输入到主体比较器和差值平方区间电路中。主体比较器输出信号FromComp，分别送到输出缓冲器和复位信号产生电路，复位信号产生电路输出复位信号Reset，通过失效最短延迟计时器输出失效计时决定信号FailTime，接到与非门的一个输入端。差分输入信号A、B进入差值平方区间电路后，输出信号PreFail到与非门的另一个输入端，失效计时决定信号FailTime与PreFail经过与非运算后得到失效判决信号Fail，失效判决信号Fail经过反相器后得到一个截止信号，用于控制主体比较器的翻转；同时，失效判决信号Fail和主体比较器的输出信号FromComp通过输出缓冲器后得到最后的输出。
差值平方区间电路包括减法平方电路、比较器、电阻R1和R2，差分输入信号A、B输入到减法平方电路中，得到输出信号FromMinus，进入比较器中与电压值Vfsq进行比较。电压值Vfsq定义为Vfsq＝Vf2，Vf是失效保护门限电压，比一般的比较器的滞后电压Uh略大，但比低压差分输入的门限值VID(min)略小，即Uh≤Vf≤VID(min)。电压值Vfaq可以通过电阻R1/R2的比值确定的，调整R1/R2的比值可以得到不同的电压值Vfsq，Vfsq的值可以通过下面的公式求得Vfsq＝VCC/(K+1)，其中K＝R1/R2。
减法平方电路的输出信号FromMinus与电压值Vfsq在比较器中进行比较，若FromMinus＜Vfsq，则信号PreFail的输出为高电平，表示差分输入在失效保护门限电压Vf以内，处于失效保护状态，即(A-B)2＜Vfsq，等价于|A-B|＜Vf，这样可以筛选出输入差值在Vf以内的情况。
在正常的操作中，主体比较器跟踪差分输入信号。当差分输入信号改变极性并且超过失效保护门限电压Vf时，主体比较器进行切换。主体比较器一切换，复位信号reset就使失效最短延迟计时器复位，从零开始计时。当计时器超时，而输入差分信号大于低压差分输入的门限值VID(min)时，失效最短延迟计时器不会被设定，因为这是正常信号。
如果差分输入信号在失效保护门限电压Vf以内，则差值平方区间电路的输出信号PrefFail会被拉高，同时失效最短延迟计时器计时，如果计时器超时或达到允许的最大值ts，则计时器的输出FailTime为高，与非门的输出Fail就为低，输出缓冲器的输出被驱动到高态。当与非门的输出Fail为低后，只要差分输入信号的差值保持在失效保护门限电压Vf以内，差值平方区间电路就会继续把输出驱动为高。如果一个有效的差分信号重新在输入端，则失效最短延迟计时器就会复位，输出信号会变高，计时器不会被设定，主体比较器可以继续跟踪输入信号。
另外，与非门的输出信号Fail经过一个反相器产生截止信号，在出现失效保护时截止主体比较器的工作，从而降低功耗；在主体比较器正常工作时，信号Fail为高，截止信号自动消除，这样可以完善主体比较器的工作。
由于实际应用中，由一个驱动器输出差分信号A、B到接收器，当差分输入信号A、B和驱动器断开时，相当于两者同时只受噪声的干扰，主体比较器不工作，差值平方区间电路工作，可按常规的失效保护处理，其输出为高。总之，经过本发明失效保护电路的处理，当-100mv＜VID＜100mv时，VID是差分信号A、B的差值，输出缓冲器的输出为高，当A、B开路时，输出也为高，这样就解决了失效保护的问题，如表2所示。
表2
图7是减法平方电路的示意图，区分线左侧是减法电路，包括4个阻值相同的电组和1个比较器，其输入是差分信号A、B，输出信号Minus＝(A-B)到平方电路；区分线的右侧是平方电路，输出信号FromMinus＝Minus2。因此该减法平方电路的功能是获得差分输入电压差的平方值，即FromMinus＝(A-B)2。
图8给出了一种复位信号产生电路的结构示意图，主体比较器的输出信号FromComp一方面接到PMOS2和PMOS3管的源极，另一方面通过PMOS1、NMOS1管接到点3处。PMOS2管的栅极和漏极相连，接到点1处，PMOS3管的栅极接到点1处，漏极接到NMOS2管的漏极，并一起接到点2处，点1通过电容C1接到NMOS2的源极，并一起接到地GND。PMOS2、PMOS3、电容C1和NMOS2的功能是当FromComp信号出现上升沿时，在点2处得到一个向上冲的脉冲。PMOS1管和NMOS1管的栅极接在一起，接收信号FromComp，PMOS1管和NMOS1管的漏极接在一起，并连接到点3，PMOS1管的源极与电源VCC相连，NMOS1管的源极接地GND，PMOS1管和NMOS1管实际上是连接成一个反相器。PMOS6、PMOS7、电容C2和NMOS3之间的连接与PMOS2、PMOS3、电容C1和NMOS2之间的连接相同，这样当FromComp信号出现下降沿时，在点5处也可以得到一个向上冲的脉冲。PMOS4、PMOS5串联后接在电源VCC和输出信号RESET之间，NMOS4、NMOS5并联后接在地GND和输出信号RESET之间，PMOS4和NMOS4的栅极接在一起，连到点2处，PMOS5和NMOS5的栅极接在一起，连接到点5处，这样输出信号reset实质上是点2处的信号与点5处的信号进行或非运算后的输出。
图8所示复位信号产生电路的原理如下根据主体接收器输出的翻转变化，当输出信号FromComp由一个低信号变为高信号或者有一个大的向上翻的变化时，刚开始点2处的信号为低，由于电容C1的上极板瞬时为低，点1处信号为低，所以点2处的信号变为高，然后，电容C1的电压上升，点1处的电压也随之上升，点2处的信号翻转，这样就会在点2处输出一个向上的脉冲；当输出信号FromComp由一个高信号变为低信号或者有一个大的向下翻的变化时，刚开始点2处的信号为低，电容C2的上极板瞬时也为低，点4处信号为低，因此点5处信号为高，然后电容C2的电压上升，点4处的电压随之上升，故点5处的电压也上升，点5处的信号翻转，这样也会在点5处输出一个向上的脉冲。由于点2处和点5处的信号是进行或非运算，因此不管输出信号FromComp是上升沿还是下降沿，都可以得到一个向下的脉冲，这个脉冲信号就是复位信号reset。
图9是本发明中失效最短延迟计时器的结构示意图，包括一个电流源，一个PMOS管，一个NMOS管，一个电流沉和一个电容CL，电流源从电压源VCC接到PMOS管的源极，复位信号reset同时输入PMOS管和NMOS管的栅极，PMOS管和NMOS管的漏极连在一起并接在电容CL的一端，电容CL的另一端接地GND，NMOS管的源极和电流沉串联接到地GND。复位信号产生电路产生一定宽度的复位信号reset，输入计时器中。当复位信号reset为0时，电流源给电容CL充电，相当于从零开始计时，当经过最小延时ts后，失效最短延迟计时器输出信号FailTime为高；当复位信号reset为1时，电容CL从NMOS管放电。当差分输入无变化时，复位信号reset无变化；当差分输入有新的变化时，复位信号reset重新复位，电容CL放电，放完电后又开始从零计时。需要说明的是，低压差分接收器本身不具有时钟，本发明中的失效最短延迟计时器主要依靠电容的冲放电来实现计时。当然，用压控振荡器也可以产生时钟，但芯片的面积、功耗、功能就要受到很大的影响；如果接收器所在的系统本身能提供时钟，并且可以把时钟引入接收器中，则可以在接收器内部用D触发器实现计时。
权利要求
1.一种用于低压差分接收器的失效保护电路，包括失效最短延迟计时器、与非门、输出缓冲器，其特征在于，还包括复位信号产生电路、差值平方区间电路；差分输入信号分别进入主体比较器和所述差值平方区间电路中，主体比较器的输出分别进入所述复位信号产生电路和所述输出缓冲器，由所述复位信号产生电路产生的复位信号输出至所述失效最短延迟计时器，产生输出失效计时决定信号；所述差值平方区间电路用于计算差分输入信号电压的差值，并判断是否处于失效保护状态，输出信号给与非门；失效计时决定信号和所述差值平方区间电路的输出相与得到失效判决信号，失效判决信号和主体比较器的输出进入输出缓冲器中进行与非运算得到最后的输出信号。
2.根据权利要求1所述的失效保护电路，其特征在于，所述差值平方区间电路，进一步包括减法平方电路、比较器、电阻R1和R2，所述减法平方电路的输入端是差分输入信号线，在获得差分电压的平方值后输出至比较器的负相输入端；电阻R1和R2串联，电阻R1接在电源与比较器的正相输入端之间，电阻R2则位于比较器的正相输入端与地之间，根据R1/R2的值，在比较器的正相输入端获得失效保护门限电压的平方值；比较器输出差分电压与失效保护门限电压的比较结果到所述与非门的一个输入端。
3.根据权利要求1所述的失效保护电路，其特征在于，所述复位信号产生电路包括7个PMOS管、5个NMOS管和2个电容；主体比较器的输出信号一方面接到PMOS2和PMOS3管的源极，另一方面通过PMOS1、NMOS1管接到点3处；PMOS2管的栅极和漏极相连，接到点1处，PMOS3管的栅极接到点1处，漏极接到NMOS2管的漏极，并一起接到点2处；点1通过电容C1接到NMOS2管的源极，并一起接地；PMOS2、PMOS3、电容C1和NMOS2的功能是当主体比较器的输出信号出现上升沿时，在点2处得到一个向上冲的脉冲；PMOS1管和NMOS1管的栅极接在一起，接收主体比较器的输出信号，PMOS1管和NMOS1管的漏极接在一起，连接到点3处，PMOS1管的源极与电源相连，NMOS1管的源极接地，PMOS1管和NMOS1管连接成一个反相器；PMOS6、PMOS7、电容C2和NMOS3之间的连接与PMOS2、PMOS3、电容C1和NMOS2之间的连接相同，当主体比较器的输出信号出现下降沿时，在点5处也得到一个向上冲的脉冲；PMOS4管、PMOS5管串联后接在电源与输出信号reset之间，NMOS4管、NMOS5管并联后接在地和输出信号reset之间，PMOS4管和NMOS4管的栅极接在一起，连到点2处，PMOS5管和NMOS5管的栅极接在一起，连接到点5处，这样输出信号reset是点2处的信号与点5处的信号进行或非运算后的输出。
4.根据权利要求1所述的失效保护电路，其特征在于，所述失效最短延迟计时器包括一个电流源、一个PMOS管、一个NMOS管、一个电流沉和一个电容；电流源位于电源与PMOS管的源极之间，复位信号产生电路输出的复位信号reset同时输入PMOS管和NMOS管的栅极，PMOS管和NMOS管的漏极连在一起，接在电容的一端，电容的另一端接地，NMOS管的源极和电流沉串联后接地；所述失效最短延迟计时器根据复位信号通过电容的冲放电实现计时。
5.根据权利要求1-4任一权利要求所述的失效保护电路，其特征在于，所述失效保护电路还包括反相器，用于产生控制主体比较器的截止信号，所述反相器的输入端接收所述与非门输出的失效判决信号，所述反相器的输出端接到主体比较器的共模控制端。
全文摘要
本发明提供一种用于低压差分接收器的失效保护电路，包括失效最短延迟计时器、与非门、输出缓冲器，其特征在于还包括复位信号产生电路、差值平方区间电路；差分输入信号分别进入主体比较器和差值平方区间电路中，主体比较器的输出分别进入复位信号产生电路和输出缓冲器，由复位信号产生电路产生的复位信号输出至失效最短延迟计时器，产生输出失效计时决定信号，失效计时决定信号和差值平方区间电路的输出相与得到失效判决信号，失效判决信号和主体比较器的输出进入输出缓冲器中进行与非运算得到最后的输出信号。本发明失效保护电路与现有技术相比，没有降低输入信号的输入幅度，减少了功耗；既不影响主体比较器的输入门限，也不增加总线负载。
文档编号H04B1/16GK1492591SQ0213770
公开日2004年4月28日 申请日期2002年10月26日 优先权日2002年10月26日
发明者易律凡, 陈学君 申请人:深圳市中兴通讯股份有限公司