专利名称：数字视频储存装置及储存数字视频数据的方法
技术领域：
本发明涉及一种多媒体电子装置，特别涉及一种用于储存一接口模块接收的数字视频数据的数字视频储存装置及存储数字视频数据的方法。
背景技术：
“IEEE 1394-1995 standard For A High Performance Serial Bus”标准中定义了一种具经济效益、可扩充的高速序列式总线结构。此标准提供一种通用的输入/输出连接方式以连接不同的数字电子装置，例如影音视听设备及个人计算机等等。
IEEE 1394-1995标准支持异步(asynchronous)传输及同步(isochronous)传输两种数据传输模式。在异步传输模式中，一经初始时的许可之后，数据便会从一来源端传递至一目的端。而在同步传输模式中，数据传输的特点是可预测、有限潜时、确定频宽、与及时接收。在传送数据与接收数据的应用中，特定事件之间的时间间隔实质上相同。同步传输模式特别有利于实时多媒体应用，例如在一数字摄影机与一数字电视之间的数字视频及音频数据的实时传输等等。
图1所示为现有一IEEE 1394-1995同步封包10的方块图。为了在总线上进行同步数据传输，IEEE 1394-1995标准定义了一种结构化的封包封装需要传送的数据。IEEE 1394-1995同步封包10中包含有一报头字段12、一报头循环冗余检查码(CRC)字段14、一承载数据(payload)字段16、以及一承载数据循环冗余检查码字段18。
IEEE 1394-1995标准并没有为承载数据域位16的内容订立特定的格式。更确切地说，将承载数据依据一特定格式进行封装以及解读承载数据的内容分别属于传送端与接收端的功能。为了让数据能顺利地在众多不同品牌的数字电子装置之间进行传输或沟通，承载数据域位16应该依据一标准格式来封装数据。举例而言，公共同步协议(common isochronous protocol，CIP)便是一种应用相当广泛的数据格式。
图2所示为一现有的公共同步协议(CIP)封包20的方块图。如图2所示，CIP封包20包含有一CIP报头字段22以及一CIP数据域位28。CIP报头字段22横跨一第一CIP报头小区段及一第二CIP报头小区段(quadlet)24、26(即总共是8字节)，而CIP数据域位28则横跨480字节。CIP报头字段22中存储来源端的识别数据、时序信息、以及解读定义CIP数据域位28中包含的数据的参数。例如，CIP封包序列(sequence)可依据一标准格式，如数字视频(DigitalVideo，DV)格式来撷取数据域位28当中的视频数据并产生一完整的视频数据帧。
图3所示为一数字视频位流中的一数字视频(DV)数据帧的格式。图4所示为IEC61938及SMPTE314标准中图3的数字视频数据帧中的全部150个DIF区块330结构。如图3所示，每一数字视频数据帧包含有120k字节(NTSC)的数字音频及视频压缩数据，形成一组帧中数据(Data in Frame，DIF)序列310。在支持美国全国电视标准委员会(NTSCNational Television Standardscommittee)视频格式的应用中，数字视频数据帧300包含有10个DIF序列310。在欧规(PALPhase Alternate Line)视频格式的应用中，数字视频数据帧300则包含12个DIF序列310。每一DIF序列310包含有一报头区段(header section)312、一子码区段(subcode section)314、一视频辅助(Video Auxiliary，VAUX)区段316、以及一影音数据区段(即音频及视频区段)318。整体而言，区段312、314、316及318共占用了150个DIF区块330，其结构如图4所示。每一DIF区块330的大小为80字节，其中包含有一个3字节的区块识别(ID)字段332，以及一个77字节的数据域位334。
在图4中，每一DIF区块330的编号中的“i”代表信道编号。区块[H0，i]为报头区段中的区块、区块[SC0，i]至[SC1，i]为子码区段的区块、区块[VA0，i]至[VA2，i]为视频辅助(VAUX)区段的区块、区块[A0，i]至[A8，i]为音频区段的区块、而区块[V0，i]至[V134，i]则为视频区段的区块。
图5所示为现有的一数字视频储存装置500的结构示意图。数字视频储存装置500可支持不同电子装置(例如一数字摄影机与一数字电视)之间的实时音频及视频传输。数字视频储存装置500包含有一IEEE 1394接口502、一存储器504、以及一中央处理器(CPU)512。一视频解码器514以及一音频解码器516电连接于数字视频储存装置500。IEEE 1394接口502接收IEEE 1394-1995同步封包10的一数据流DATA_IN，并将各封包的承载数据域位16的内容储存于存储器504中的一缓冲区域506。中央处理器512中的软件控制中央处理器512读取缓冲区域506中储存的数据，并依据图3及图4所示的数字视频数据帧结构重组其中所储存的数据。接着，中央处理器512将影音数据区段318中的视频DIF区块330包含的数据储存于存储器504中的一视频区域508，并将影音数据区段318中的音频DIF区块330包含的数据储存于存储器504中的一音频区域510。视频解码器514读取存储器504的视频区域508中储存的数据，重建与输入数据流DATA_IN中的数字视频位流相对应的数字视频数据。音频解码器516则读取存储器504的音频区域510中储存的数据，重建与输入数据流DATA_IN中的数字视频位流相对应的音频数据。传统的数字视频储存装置500的问题之一在于，中央处理器需要进行大量的运算。
图6所示为现有的另一数字视频储存装置600的结构示意图。数字视频储存装置600的结构有时被称为拉模式(pull mode)架构。传统的数字视频储存装置600包含的元件及连接方式与数字视频储存装置500一样。然而，在图6中由软件控制的中央处理器512由一数字视频解多工器(demuxer)602的硬件电路取代。实作上，数字视频解多工器602可设计为一集成电路的一部分以减少板载(onboard)中央处理器(图6中未示)的运算需求。
然而，在使用上述的两种现有的数字视频储存装置500及600时，存储器504都需要有相当高的频宽，以应付数据从IEEE 1394接口502及中央处理器512(或数字视频解多工器602)传输至存储器504，或是从存储器504传输至中央处理器512(或数字视频解多工器602)、视频解码器514、以及音频解码器516时所需。另外，由于运行时需使用缓冲区域506，因此所需的存储器空间至少要增加480字节(对应于CIP数据域位28)。另外，现有技术中的IEEE 1394接口502及中央处理器512(或数字视频解多工器602)是由不同的IC电路实现的，因此进一步增加了数字视频储存装置500、600在电路设计上的复杂性与成本。
发明内容
因此本发明目的在于，提供一种数字视频储存装置，该数字视频储存装置具有一直接连接于一接口模块的数字视频解多工器(demuxer)，以解决上述问题。
本发明的实施例揭露一种数字视频储存装置，其包含有一接口模块，用于接收一输入信号，并将该输入信号转换为一输入位流(bit-stream)；一数字视频解多工器，直接连接于该接口模块，用于接收该输入位流，其中该数字视频解多工器对该输入位流中的区块进行解多工处理，以至少解多工出位于视频区段的视频区块与位于音频区段的音频区块；以及一储存媒体，电连接于该数字视频解多工器，用于储存这些视频区块与音频区块；其中该输入位流不在该接口模块及该数字视频解多工器的外部进行缓冲处理。
所述接口模块为一IEEE1394接口模块。
所述数字视频解多工器还管理一写入区块指针)并检测所述输入位流是否符合一数字视频格式。
所述数字视频解多工器包含有一数据撷取电路，用于接收所述输入位流，并在解多工所述输入位流之前检查所述输入位流的错误，判断所述输入位流是否符合所述数字视频格式；以及一缓冲器管理电路，具有一存储器接口与所述储存媒体电连接，所述缓冲器管理电路根据所述写入区块指针，使用所述存储器接口将所述视频与音频区块储存在所述储存媒体。
所述数字视频解多工器还包含有一主控制电路，所述数据撷取电路将所述音频与视频区段外的区段中的区块输出至所述主控制电路。
所述输入信号中包含有封包数据，而所述接口模块对所述输入位流中的每一封包输出一封包起始指示信息，指示所述封包的起始位置，所述数据撷取电路比较从所述封包起始指示信息开始的输入位流中接收的双位字的数目与一第一默认值，如果接收的双位字的数目超过所述第一默认值，所述数据撷取电路判定所述输入位流有错误。
所述数据撷取电路将所述输入位流中的区块号码顺序与一预设顺序进行，如果接收的区块的号码顺序与所述预设顺序不同，所述数据撷取电路判定所述输入位流有错误。
所述数据撷取电路将所述输入位流中区块的序列号码顺序与一预设顺序进行，如果接收到的区块的序列号码顺序与所述预设顺序不同，所述数据撷取电路判定所述输入位流有错误。
所述缓冲器管理电路根据所述写入区块指针将所述视频区块与音频区块依序储存在所述储存媒体的个别区段中；其中，如果所述数据撷取电路判断出所述输入位流有错误，所述缓冲器管理电路返回个别区段的起始位置。
所述缓冲器管理电路根据所述写入区块指针将所述视频区块及音频区块依序储存在所述储存媒体的个别区段中；其中，如果所述数据撷取电路判断所述输入位流有误，所述缓冲器管理电路增加所述写入区块指针，并根据增加后的写入区块指针跳至个别区段的起始位置。
所述缓冲器管理电路将所述视频区块及音频区块储存在所述储存媒体中由所述写入区块指针决定的个别区段；所述视频区块及音频区块依据所述输入位流中每一视频及音频区块的一序列号码及一区块号码储存在个别的区段中。
本发明的实施例还揭露一种用来储存数字视频数据的方法，该方法包含提供一接口模块，用来接收一输入信号并将该输入信号转换为一输入位流；从该接口模块直接接收该输入位流；对该输入位流中的区块进行解多工处理，以至少解多工出位于视频区段的视频区块与位于音频区段的音频区块；以及将这些视频区块与音频区块存储于一储存媒体。
判断所述输入位流是否符合一数字视频格式；以及管理一写入区块指针；其中，将所述视频区块与音频区块存储在一储存媒体的步骤是根据所述写入区块指针来进行。
提供一直接连接于所述接口模块的数字视频解多工器，所述接口模块与所述数字视频解多工器之间不设置任何缓冲器或存储器；其中，接收所述输入位流、判断所述输入位流是否符合所述数字视频格式、对所述输入位流当中的区块进行解多工处理、以及管理所述写入区块指针的步骤都是由所述数字视频解多工器执行。
提供一数字视频解多工器直接与所述接口模块连接；其中利用所述数字视频解多工器接收所述输入位流，并在对所述输入位流进行解多工处理之前检查所述输入位流的错误，判断所述输入位流是否符合所述数字视频格式；以及利用所述数字视频解多工器根据所述写入区块指针，使用一存储器接口将所述视频与音频区块储存于所述储存媒体。
提供一主控制电路；其中将所述音频与视频区段以外的区段中的区块输出至所述主控制电路。
所述输入信号中包含有封包数据，而所述接口模块对所述输入位流中的每一封包输出一封包起始指示信息，指示所述封包的起始位置；其中，利用所述数字视频解多工器对从所述封包起始指示信息开始的输入位流中接收的双位字的数目与一第一默认值进行比较，如果接收的双位字的数目超过所述第一默认值，判定所述输入位流有误。
利用所述数字视频解多工器将所述输入位流中的区块号码顺序与一预设顺序进行比较，如果接收的区块的号码顺序与所述预设顺序不同，则判定所述输入位流有误。
利用所述数字视频解多工器将所述输入位流中区块的序列号码顺序与一预设顺序进行比较，如果接收到的区块的序列号码顺序与所述预设顺序不同，则判定所述输入位流有误。
根据所述写入区块指针，将所述视频及音频区块依序储存于所述储存媒体的个别区段中；以及如果所述输入位流被判定有误，则返回个别区段的起始位置。
根据所述写入区块指针，将所述视频及音频区块依序储存于所述储存媒体的个别区段中；以及如果所述输入位流被判定有误，增加所述写入区块指针，并根据增加后的写入区块指针跳至个别区段的起始位置。
将所述视频及音频区块储存于所述写入区块指针决定的所述储存媒体的个别区段中；以及根据所述输入位流中每一视频及音频区块的一序列号码及一区块号码，将所述视频及音频区块储存于个别的区段中。
本发明的有益效果在于，大幅降低存储器的频宽需求；可轻易地在一单一IC电路上实现接口模块及数字视频解多工器，简化了电路的设计并减少对系统的板载中央处理器(CPU)的运算需求，降低数字视频储存装置的整体成本。
图1为现有一IEEE 1394-1995同步封包的方块图；图2为一现有的公共同步协议(CIP)封包的方块图；图3为一数字视频位流中的一数字视频(DV)数据帧的格式；图4为图3的数字视频数据帧中的全部150个DIF区块在IEC61938标准及SMPTE314标准中的结构；图5为一现有数字视频储存装置的结构示意图；图6为另一现有数字视频储存装置简化后的的结构示意图；图7为本发明一实施例的数字视频储存装置的方块图；图8为图7的数据撷取电路中错误计数器的方块图；图9为图7的缓冲器管理电路的方块图；图10为图7的数据撷取电路的有限状态机的运行流程图；图11为图7的数字视频解多工器的整体运行的流程图；
图12为图7的存储器中一视频区段与一音频区段的存储器映像；图13至图15为写入数据至存储器中一特定数据帧N的不同实施例。
主要元件符号说明IEEE1394-1995同步封包10 报头字段12报头循环冗余检查码字段14承载数据域位16承载数据循环冗余检查码字段18CIP封包2022CIP报头字段 CIP报头小区段24、2628CIP数据域位 数字视频数据帧300DIF序列310 报头区段312子码区段314 视频辅助区段316影音数据区段318 DIF区块330区块识别字段332 数据域位334数字视频储存装置500、600、700 IEEE1394接口502、702存储器504、708 缓冲区域506视频区域508 音频区域510中央处理器512 视频解码器514音频解码器516 数字视频解多工器602、704数据撷取电路704a缓冲器管理电路704b、900主控制电路704c 存储器控制电路706错误计数器800 双位字计数器802区块计数器804 序列计数器806有限状态机808 存储器接口902写入区块指针904 读取区块指针906存储器映像1200 视频读取指针1202视频写入指针1204音频写入指针1206音频读取指针1208
具体实施例方式
图7所示为本发明一实施例的数字视频储存装置700的方块图。数字视频储存装置700包含有一接口模块702、一数字视频(DV)解多工器(demuxer)704、一存储器控制电路706、以及一存储器708。如同图5及图6所示的电路，视频解码器514以及音频解码器516电连接于数字视频储存装置700。在本实施例中，接口模块702为一IEEE 1394接口模块，用来接收一输入信号DATA_IN，并将该输入信号DATA_IN转换成一输入位流DV_DATA。数字视频解多工器704直接连接至接口模块702，用来接收该输入位流DV_DATA。数字视频解多工器704会对该输入位流DV_DATA中的DIF区块330进行解多工处理，以至少解多工出视频区段的视频区块与音频区段的音频区块。存储器708电连接于数字视频解多工器704。在本实施例中，存储器708以一先进先出型(first in first out，FIFO)缓冲器来实现。在数字视频解多工器704的控制下，存储器控制电路706将视频区块及音频区块储存于存储器708中。由于接口模块702直接连接至数字视频解多工器704，且该输入位流DV_DATA不会在接口模块702及数字视频解多工器704外进行缓冲处理，因此本发明可大幅降低对存储器708的频宽需求。此外，接口模块702及数字视频解多工器704也可轻易地以一单一IC电路来实现。
在图7中，数字视频解多工器704还包含有一数据撷取电路(data extractor)704a、一缓冲器管理电路(buffer manager)704b、以及一主控制电路(hostcontroller)704c。数据撷取电路704a接收该输入位流DV_DATA，检查该输入位流DV_DATA的错误情形，判断该输入位流DV_DATA是否符合图3及图4中所示的数字视频(DV)格式。接着，数据撷取电路704a将该输入位流DV_DATA解多工成视频区块及音频区块。
图8所示为数据撷取电路704a中的一错误计数器800的方块图。错误计数器800包含有一双位字(double word)计数器802、一区块计数器804、一序列(sequence)计数器806、以及一有限状态机(finite state machine，FSM)808，用来检查该输入位流DV_DATA中多个区块330的准确性。该输入信号DATA_IN中包含有多个CIP封包20，接口模块702输出一封包起始指示信息(packet startindication)指示该输入位流DV_DATA中每一封包20的起始位置。数据撷取电路704a从该封包起始指示信息开始，将输入位流DV_DATA中接收的双位字(double word)的个数与一默认值120进行比较。如果双位字计数器802接收的双位字的个数超过默认值120，则数据撷取电路704a判定该输入位流DV_DATA有错误。为了进一步检查错误，数据撷取电路704a将输入位流DV_DATA中接收到的区块330的区块号码顺序与图4中所示的预设顺序进行比较。如果接收到的区块号码顺序与图4中的预设顺序不同，例如有一特定的区块号码遗失或是发生区块号码重复，则数据撷取电路704a判定该输入位流DV_DATA有错误。此外，数据撷取电路704a还将该输入位流DV_DATA中接收到的区块330的序列号码顺序与图3中所示的预设顺序进行比较。如果接收到的区块的序列号码顺序与图3所示的预设顺序不同，例如有一特定的序列号码遗失或是发生有序列号码重复时，数据撷取电路704a判定该输入位流DV_DATA有错误。
图10所示为数据撷取电路704a的有限状态机808的运行流程图。有限状态机808用来判断接收的前八个区块330是否满足数据帧的开头部分的条件。图10的流程图包含有以下步骤状态1010INIT-此状态为流程运行的起点。若数字视频解多工器接收到IEEE1394接口模块传来的起始旗标(start flag)，则进行状态1020；否则，维持在状态1010。
状态1020CHK1-如果该数据帧中接收的区块330为图4所示的[H0]区块，则进行状态1030；否则，回到状态1010。
状态1030CHK2-如果该数据帧中接收的区块330为图4所示的[SC0]区块，则进行状态1040；否则，回到状态1010。
状态1040CHK3-如果该数据帧中接收的区块330为图4所示的[SC1]区块，则进行状态1050；否则，回到状态1010。
状态1050CHK4-倘若接下来于该数据帧中所接收到的区块330为图4所示的[VA0]区块，则进行状态1060；否则，回到状态1010。
状态1060CHK5-如果该数据帧中接收到的区块330为图4所示的[VA1]区块，则进行状态1070；否则，回到状态1010。
状态1070CHK6-如果该数据帧中接收的区块330为图4所示的[VA2]区块，则进行状态1080；否则，回到状态1010。
状态1080CHK7-如果该数据帧中接收的区块330为图4所示的[A0]区块，则进行状态1000；否则，回到状态1010。
状态1000A_OK-如果数据撷取电路704a利用双位字计数器802、区块计数器804、及序列计数器806未检测出该输入位流DV_DATA中有错误，则维持在状态1000；否则，如果数据撷取电路704a检测到任何错误，便回到状态1010。状态1000表示从该输入位流DV_DATA中接收的数据为有效的(valid)数据。
图9所示为缓冲器管理电路704b的一方块图900。如图9所示，缓冲器管理电路704b具有一存储器(例如DRAM)接口902，电连接于存储器708；一写入区块指针(write block pointer)904；以及一读取区块指针(read block pointer)906。缓冲器管理电路704b依据写入区块指针904的指示，利用存储器接口902将数据撷取电路704a解多工后的视频区块及音频区块储存在存储器708中。读取区块指针906读取存储器708中的数据，被读取的数据传送至视频解码器514及音频解码器516。
图11所示为图7的数字视频解多工器704的整体运行的流程图，其包含有以下步骤步骤1100开始数字视频解多工器704的运行。
步骤1102判断有限状态机808是否达到代表接收数据为有效数据的A_OK状态(即状态1000)？若是，则进行步骤1104；否则，维持在步骤1102。
步骤1104判断区块计数器804的计数值是否符合目前接收的区块330的区块号码？若是，则进行步骤1106；否则，回到步骤1100。
步骤1106判断序列计数器806的计数值是否符合目前接收的区块330的序列号码？若是，则进行步骤1108；否则，回到步骤1100。
步骤1108判断目前的区段是否为一音频区段？若是，则进行步骤1112；否则，进行步骤1110。
步骤1110判断目前的区段是否为一视频区段？若是，则进行步骤1114；否则，进行步骤1116。
步骤1112以直接存储器存取(direct memory access，DMA)的数据传输方式将接收的区块330的一双位字数据储存于存储器708中。进行步骤1118。
步骤1114以直接存储器存取(DMA)的数据传输方式将接收的区块330的一双位字数据储存于存储器708中。进行步骤1120。
步骤1116由于目前接收的区块330为一控制区块，将该控制区块中必要的信息加载主控制电路704c中适当的缓存器内。接着，进行步骤1126。
步骤1118增加双位字计数器802的计数值，并进行步骤1122。
步骤1120增加双位计数器8802的计数值，并进行步骤1124。
步骤1122判断双位字计数器802的计数值是否等于一值20？若是，则进行步骤1126；否则，回到步骤1112继续储存数据。
步骤1124判断双位字计数器802的计数值是否等于一值20？若是，则进行步骤1126；否则，回到步骤1114以继续储存数据。
步骤1126增加区块计数器804的计数值，并进行步骤1128。
步骤1128判断区块计数器804的计数值是否等于一值150？若是，则进行步骤1130；否则，回到步骤1102以继续接收下一区块。
步骤1130增加序列计数器806的计数值，并回到步骤1102。
图12所示为图7的存储器708中一视频区段与一音频区段的存储器映像1200。在本实施例中，存储器708为两个数据流先进先出型缓冲区(FIFO)一视频数据流FIFO以及一音频数据流FIFO。在本发明的实际应用中，通过将写入区块指针904作为视频写入指针1204及音频写入指针1206，以及将读取区块指针906作为视频读取指针1202及音频读取指针1208，可轻易地进行存储器708的指针管理。在此情况下，读取区块指针906及写入区块指针904用于指出存储器708的每一音频区段及视频区段中的数据帧。
图13所示为本发明写入数据至存储器708中一特定数据帧N的一较佳实施例。由于已知接收的区块330的顺序与图4所示的顺序一样，因此可将接收的每一区块330的3字节的区块识别(block ID)字段332分别对映到存储器708的该特定数据帧N中的一个地址。如此一来，即便有数据遗失的错误发生，也可避免该错误在存储器708中传开。每一个接收的区块330被写入该数据帧中正确的位置。如果有一区块330中存在错误，该一区块330便不会被写入至存储器708当中，原该被写入的位置会被跳过，不影响将其它区块330写入至存储器708。这是因为每一个接收的区块330写入至该特定数据帧N内与该区块的区块识别字段332相对应的正确区段中，因此不会受到其它区块330的影响。
如图14与图15所示，在本发明的其它实施例中也可使用不同的方式来将数据写入存储器708。例如，图14所示为本发明将数据写入存储器708中一特定数据帧N的方法的第二实施例。在本实施例中，缓冲器管理电路704b依据写入区块指针904的指示，依序将视频及音频区段储存于存储器708的个别区段中。如果数据撷取电路704a判定该输入位流DV_DATA有错误，缓冲器管理电路704b返回到个别区段的起始位置。又例如，图15所示为本发明将数据写入存储器708中一特定数据帧N的方法的第三实施例。在本实施例中，缓冲器管理电路704b依据写入区块指针904的指示，依序地将视频及音频区段储存于存储器708的个别区段中。如果数据撷取电路704a判定该输入位流DV_DATA有错误，缓冲器管理电路704b增加写入区块指针904的值，并依据增加后的写入区块指针904返回到个别区段的起始位置。换言的，当有错误发生时，缓冲器管理电路704b会跳至下一数据帧的位置。本发明在图14及图15中揭示的方法都皆可以避免错误在存储器708中扩散开。
如上所述，本发明揭露了一数字视频(DV)储存装置700及储存数字视频数据的方法。数字视频储存装置700包含有一接口模块702，用于接收一输入信号DATA_IN，并将该输入信号DATA_IN转换成一输入位流DV_DATA；以及一直接连接于接口模块702的数字视频解多工器704，用于接收该输入位流DV_DATA，并对该输入位流DV_DATA中的DIF区块330进行解多工处理，以至少解多工出视频区段的视频区块与音频区段的音频区块。接着，这些视频及音频区块被写入至一存储器708。在本发明的数字视频储存装置中，通过将接口模块702直接连接于数字视频解多工器704，以及不在接口模块702及数字视频解多工器704外部对该输入位流DV_DATA进行缓冲处理，大幅降低存储器708的频宽需求。此外，由于本发明的接口模块702及数字视频解多工器704可轻易地在一单一IC电路上实现，故可简化电路的设计并减少对系统的板载中央处理器(CPU)的运算需求，进而降低数字视频储存装置的整体成本。
以上所述仅为本发明的较佳实施例，凡根据本发明权利要求所做的等同变化与修饰都应包含在本发明的保护范围内。
权利要求
1.一种数字视频储存装置，其特征在于，包含有一接口模块，用于接收一输入信号并将所述输入信号转换为一输入位流；一数字视频解多工器，直接连接于所述接口模块，用于接收所述输入位流，其中所述数字视频解多工器对所述输入位流中的区块进行解多工处理，以至少解多工出位于视频区段的视频区块以及位于音频区段的音频区块；以及一储存媒体，电连接于所述数字视频解多工器，用于储存所述视频区块与音频区块；其中所述输入位流不在所述接口模块及所述数字视频解多工器的外部进行缓冲处理。
2.如权利要求1所述的数字视频储存装置，其特征在于，所述接口模块为一IEEE1394接口模块。
3.如权利要求1所述的数字视频储存装置，其特征在于，所述数字视频解多工器还管理一写入区块指针)并检测所述输入位流是否符合一数字视频格式。
4.如权利要求3所述的数字视频储存装置，其特征在于，所述数字视频解多工器包含有一数据撷取电路，用于接收所述输入位流，并在解多工所述输入位流之前检查所述输入位流的错误，判断所述输入位流是否符合所述数字视频格式；以及一缓冲器管理电路，具有一存储器接口与所述储存媒体电连接，所述缓冲器管理电路根据所述写入区块指针，使用所述存储器接口将所述视频与音频区块储存在所述储存媒体。
5.如权利要求4所述的数字视频储存装置，其特征在于，所述数字视频解多工器还包含有一主控制电路，所述数据撷取电路将所述音频与视频区段外的区段中的区块输出至所述主控制电路。
6.如权利要求4所述的数字视频储存装置，其特征在于，所述输入信号中包含有封包数据，而所述接口模块对所述输入位流中的每一封包输出一封包起始指示信息，指示所述封包的起始位置，所述数据撷取电路比较从所述封包起始指示信息开始的输入位流中接收的双位字的数目与一第一默认值，如果接收的双位字的数目超过所述第一默认值，所述数据撷取电路判定所述输入位流有错误。
7.如权利要求4所述的数字视频储存装置，其特征在于，所述数据撷取电路将所述输入位流中的区块号码顺序与一预设顺序进行，如果接收的区块的号码顺序与所述预设顺序不同，所述数据撷取电路判定所述输入位流有错误。
8.如权利要求4所述的数字视频储存装置，其特征在于，所述数据撷取电路将所述输入位流中区块的序列号码顺序与一预设顺序进行，如果接收到的区块的序列号码顺序与所述预设顺序不同，所述数据撷取电路判定所述输入位流有错误。
9.如权利要求4所述的数字视频储存装置，其特征在于，所述缓冲器管理电路根据所述写入区块指针将所述视频区块与音频区块依序储存在所述储存媒体的个别区段中；其中，如果所述数据撷取电路判断出所述输入位流有错误，所述缓冲器管理电路返回个别区段的起始位置。
10.如权利要求4所述的数字视频储存装置，其特征在于，所述缓冲器管理电路根据所述写入区块指针将所述视频区块及音频区块依序储存在所述储存媒体的个别区段中；其中，如果所述数据撷取电路判断所述输入位流有误，所述缓冲器管理电路增加所述写入区块指针，并根据增加后的写入区块指针跳至个别区段的起始位置。
11.如权利要求4所述的数字视频储存装置，其特征在于，所述缓冲器管理电路将所述视频区块及音频区块储存在所述储存媒体中由所述写入区块指针决定的个别区段；所述视频区块及音频区块依据所述输入位流中每一视频及音频区块的一序列号码及一区块号码储存在个别的区段中。
12.一种储存数字视频数据的方法，其特征在于包括提供一接口模块，用于接收一输入信号并将所述输入信号转换为一输入位流；从所述接口模块直接接收所述输入位流；对所述输入位流中的区块进行解多工处理，以至少解多工出位于视频区段的视频区块与位于音频区段的音频区块；以及将所述视频区块与音频区块储存在一储存媒体。
13.如权利要求12所述的一种储存数字视频数据的方法，其特征在于，所述接口模块为一IEEE1394接口模块。
14.如权利要求12所述的一种储存数字视频数据的方法，其特征在于，还包括判断所述输入位流是否符合一数字视频格式；以及管理一写入区块指针；其中，将所述视频区块与音频区块存储在一储存媒体的步骤是根据所述写入区块指针来进行。
15.如权利要求14所述的一种储存数字视频数据的方法，其特征在于，还包括提供一直接连接于所述接口模块的数字视频解多工器，所述接口模块与所述数字视频解多工器之间不设置任何缓冲器或存储器；其中，接收所述输入位流、判断所述输入位流是否符合所述数字视频格式、对所述输入位流当中的区块进行解多工处理、以及管理所述写入区块指针的步骤都是由所述数字视频解多工器执行。
16.如权利要求14所述的一种储存数字视频数据的方法，其特征在于，还包括提供一数字视频解多工器直接与所述接口模块连接；其中利用所述数字视频解多工器接收所述输入位流，并在对所述输入位流进行解多工处理之前检查所述输入位流的错误，判断所述输入位流是否符合所述数字视频格式；以及利用所述数字视频解多工器根据所述写入区块指针，使用一存储器接口将所述视频与音频区块储存于所述储存媒体。
17.如权利要求16所述的一种储存数字视频数据的方法，其特征在于，还包括提供一主控制电路；其中将所述音频与视频区段以外的区段中的区块输出至所述主控制电路。
18.如权利要求16所述的一种储存数字视频数据的方法，其特征在于，所述输入信号中包含有封包数据，而所述接口模块对所述输入位流中的每一封包输出一封包起始指示信息，指示所述封包的起始位置；其中，利用所述数字视频解多工器对从所述封包起始指示信息开始的输入位流中接收的双位字的数目与一第一默认值进行比较，如果接收的双位字的数目超过所述第一默认值，判定所述输入位流有误。
19.如权利要求16所述的一种储存数字视频数据的方法，其特征在于，还包括利用所述数字视频解多工器将所述输入位流中的区块号码顺序与一预设顺序进行比较，如果接收的区块的号码顺序与所述预设顺序不同，则判定所述输入位流有误。
20.如权利要求16所述的一种储存数字视频信号的方法，其特征在于，还包括利用所述数字视频解多工器将所述输入位流中区块的序列号码顺序与一预设顺序进行比较，如果接收到的区块的序列号码顺序与所述预设顺序不同，则判定所述输入位流有误。
21.如权利要求16所述的一种储存数字视频信号的方法，其特征在于，还包括根据所述写入区块指针，将所述视频及音频区块依序储存于所述储存媒体的个别区段中；以及如果所述输入位流被判定有误，则返回个别区段的起始位置。
22.如权利要求16所述的一种储存数字视频信号的方法，其特征在于，还包括根据所述写入区块指针，将所述视频及音频区块依序储存于所述储存媒体的个别区段中；以及如果所述输入位流被判定有误，增加所述写入区块指针，并根据增加后的写入区块指针跳至个别区段的起始位置。
23.如权利要求16所述的一种储存数字视频信号的方法，其特征在于，还包括将所述视频及音频区块储存于所述写入区块指针决定的所述储存媒体的个别区段中；以及根据所述输入位流中每一视频及音频区块的一序列号码及一区块号码，将所述视频及音频区块储存于个别的区段中。
全文摘要
一种数字视频储存装置及储存数字视频数据的方法，包含有一接口模块，用来接收一输入信号并将该输入信号转换为一输入位流；一数字视频解多工器(demuxer)，直接连接于该接口模块，用来接收该输入位流，其中该数字视频解多工器会对该输入位流当中的区块进行解多工处理，以至少解多工出位于视频区段的视频区块与位于音频区段的音频区块；以及一储存媒体，电连接于该数字视频解多工器，用来储存视频区块与音频区块；其中该输入位流并不在该接口模块及该数字视频解多工器的外部进行缓冲处理。本发明的有益效果在于，大幅降低存储器的频宽需求；简化了电路的设计并减少对系统的板载中央处理器(CPU)的运算需求，降低数字视频储存装置的整体成本。
文档编号H04N5/765GK1725841SQ20051008534
公开日2006年1月25日 申请日期2005年7月22日 优先权日2004年7月22日
发明者蔡锦煜, 黄琪惠 申请人:联发科技股份有限公司