专利名称：一种在phs系统中实现同步的方法
技术领域：
本发明涉及无线通信技术，尤其涉及一种在有信道编码的PHS(Personal Handyphone System，个人手持电话)系统中实现同步的方法。
背景技术：
一般，PHS空中接口采用TDD(Time Division Duplex，时分双工)的工作方式，物理通道分为下行通道(基站到终端)和上行通道(终端到基站)。按照PHS系统空中接口STD-28规范的定义，PHS空中接口采用TDMA(Time Division Multiple Access，时分多址)的多址接入方式，空中接口的物理通道以帧为单位，一帧的长度为5ms。图1是表示PHS空中接口帧的结构图。如图1所示，5ms的一帧包含8个时隙(每个时隙625us)，其中，T表示发送时隙，R表示接收时隙。
每个PHS帧的时隙可以看做一个物理通道，根据所使用的载频分成两种使用控制载频的称为控制时隙，用于信令的传输；使用通信载频的称为通信时隙，主要用于各种业务。PHS帧中必须有1对控制时隙，其余3对为通信时隙，终端可以通过接收到的不同的UW(即唯一字，也称为识别字)来区别控制时隙和通信时隙。同时，在UW匹配成功的情况下，控制时隙或通信时隙可以取得符号同步。
PHS系统空中接口的控制时隙和通信时隙在结构上有明显区别。图2(a)、(b)是分别表示PHS系统空中接口的控制时隙和通信时隙的结构图。图2(a)、(b)中所示时隙的各个组成部分的功能如下表1所示。
表1第一个问题是关于符号同步，如表1所示，现有的PHS系统中有两套UW，一个为32比特，用于控制时隙，一个为16比特用于通信时隙。然而，当在通信时隙上采用自适应多速率(AMR)编码进行信道编码的情况下，由于接收灵敏度提高，16比特的UW不足以满足需要。这是由于，PHS系统的通信信道的UW为16比特，但它只能允许一个比特的UW错误，当UW存在一个比特以上的错误时，就不能够取得符号的同步。
第二个问题是关于帧同步，以往，PHS系统每个语音用户采用32kbps的信道，然而，随着技术的发展，有许多新的速率远低于32kbps的语音编码技术已经出现，例如，UT斯达康已经提出了一种采用16kbps即半速率信道支持每个语音用户的技术，半速率是指基站与手机之间通过事先约定的规则，分别只在特定的时隙上间隔10ms工作。图3是表示该半速率技术中时隙分配的结构图。如图3所示，该技术是使原来32Kbps的业务信道分解成2个16Kbps的业务信道。
然而，大多数编码是采用20ms的语音样本作为一个语音模块，而上述半速率的PHS系统采用的帧长度为10ms，这就意味着需要一种技术以正确地使得20ms帧和10ms的PHS帧对齐。
又，第三个问题是关于系统同步，当PHS终端从控制信道转换到通信信道，需要经过一个发送和接收同步脉冲的同步阶段。图4是表示由STD-28定义的同步脉冲的结构图。
但是，如果这个同步脉冲没有被编码，它就无法达到和控制信道或通信信道相同的接收灵敏度，也就无法实现系统同步。
发明内容
本发明鉴于上述问题，旨在提供一种能够在PHS系统中更好地实现同步的方法。
在PHS系统中实现同步的方法中，所述PHS系统包含基站和终端，在基站和终端之间采用以帧为单位的上行通道和下行通道进行通信，在所述上行通道和下行通道中分别包含有控制时隙和通信时隙，在所述控制时隙和所述通信时隙中分别包含用于取得符号同步的UW，其特征在于，在所述控制时隙采用32比特的UW并且在所述通信时隙采用32比特的UW。由此，能够实现符号的同步。
最好，对于所述控制时隙采用4个UW，对于所述通信时隙采用4个UW。
最好，对于所述上行通道的控制时隙采用2个UW，并且对于所述下行通道的控制时隙采用2个UW。
最好，对于所述上行通道的通信时隙采用2个UW，并且对于所述下行通道的通信时隙采用2个UW。
最好，当将每2帧组合在一起进行信道编码的情况下，对于奇数帧和偶数帧采用不同的UW。由此，能够使得20ms的信道编码的语音帧和半速率的10ms的PHS帧对齐，能够实现帧的同步。
最好，对于所述控制时隙和通信时隙采用同一套的UW。
最好，所述UW具有低的互相关性和高的自相关性。
最好，对于用于使终端从控制信道转换成通信信道的同步脉冲，也使得该同步脉冲的奇数帧和偶数帧采用不同的UW。由此，能够在同步信道上采用连续两帧进行信道编码，并用UW字来区分奇偶帧，实现系统同步。
图1是表示PHS空中接口帧的结构图。
图2(a)、(b)是表示PHS系统空中接口的控制时隙和通信时隙的结构图。
图3是表示该半速率技术中时隙分配的结构图。
图4是表示由STD-28定义的同步脉冲的结构图。
图5是表示本发明一实施方式的通信时隙的结构图。
图6是表示本发明一实施方式的同步脉冲的结构图。
图7是表示PHS基站内部结构的框图。
通过结合附图对较佳实施方式所作的详细描述，本发明的上述和其它特征和优点将变得显而易见。详细描述和附图对本发明仅是示意性质的，并非用来限制其范围的，本发明的范围由所附权利要求及其等同含义限定。
具体实施例方式
以下，参照
本发明的在PHS系统中实现同步的方法的实施方式。
在本实施方式中，对于图2(a)、(b)所示的现有的控制时隙和通信时隙中的通信时隙的结构作了改变对于通信时隙也采用32比特的UW，即，不仅在控制时隙中采用32比特的UW，同时在通信时隙中也采用32比特的UW。这样，当在在通信时隙上采用自适应多速率(AMR)编码时，较现有16比特更长的32比特的UW将允许PHS系统在UW存在一个比特以上的错误也能够取得符号的同步，由此，以满足AMR引入后接收灵敏度的增加。
在本实施方式中，将通信时隙的UW扩展到32比特的情况下，需要对时隙结构作相应地调整。图5是表示本发明一实施方式的通信时隙的结构图。例如，可以如图5所示地调整通信时隙的结构。在图5中UW为32比特，其中，Header用于标示信道类型以及所采用的编码类型，DATA为需要传送的语音数据。
当然，对通信时隙的结构调整不限于图5所示的实施方式，也可以根据需要作其他变换，只要使得该通信时隙的UW为32比特，即可以获得与上述相同的效果。
以下，描述配置上述32比特的UW的具体情况。
对于一个PHS帧来说，控制时隙的UW保持32比特，但是不同于现有的STD-28标准那样只采用一个UW，在本发明中将引入4个UW，其中，2个用于上行通道，2个用于下行通道。
对于通信时隙，如上所述，使UW扩展到32比特以适应AMR引入后接收灵敏度的增加。进一步，不同于现有的STD-28标准那样只采用一个UW，而是同样地需要用引入4个UW，其中，2个UW用于上行通道、2个UW用于下行通道。在进行信道编码的情况下，将UW1定义为信道编码模块的第一个时隙，UW2为剩下的时隙。
而且，对于上述控制时隙和通信时隙可以采用同一套的UW。
进一步，关于帧同步的方面，在以每2帧为单位对信道进行编码的情况下，以上行为例，当收到的UW的内容与上行UW1的内容相符合的帧为头帧，那么下一帧收到的UW的内容必须为与上行UW2内容相吻合的尾帧，将这2个连续帧的内容合并到一起进行信道解码时，则能够得到正确的传输信息。也就是说，以每2帧为单位进行信道编码的情况下，不同的UW将被分别采用以区分头帧和尾帧，即对奇数帧和偶数帧采用不同的UW。这样，对于10ms这样的半速率的PHS帧而言，UW内容为UW1的头帧是每隔20ms出现一次，这刚好与20ms的PHS帧(AMR的语音帧)相一致，因此，能够使得20ms的PHS帧和10ms的PHS帧相对齐，即能够取得两者之间的同步。
另一方面，对于上述UW来说，两个重要的属性是低的互相关性和高的自相关性。所谓自相关性是信号与它自身相移以后的相似性。UW需要有较好的自相关性，从而在接收端准确的比较接收到的UW码和自身的UW码。例如，用“1010”作为UW码(这里，为了简化说明仅以4比特为例)，相移过程(1010-0101-1010-0101)中接收端可以在两个时间位置准确匹配。而使用“1001”作为UW码，则只有一个时间位置可以准确比较。互相关性就是独立的UW之间的差异大小。如果UW码有很低的互相关性，就不会发生误判断。例如，使用“1001”和“1100”作为UW，如果“1100”相移变为“1001”，接收端将错误的监测其与“1001”相同。而使用“1001”和“1011”作为UW，无论如何相移也不会出现错误。
作为一个32比特UW实现的例子，一组符合这些属性的序列为伪随机PN序列。以下，列出了4个伪随机PN序列用于32比特的UW的示例·Uplink UW1(上行UW1)01000010010110011111000110111010·Uplink UW2(上行UW2)01000011001001111101110001010110·Downlink UW1(下行UW1)11000010110101000111011111001001·Downlink UW2(下行UW2)01000010101110110001111100110100再者，关于系统同步方面，如背景技术中已经描述的，当PHS终端从控制信道转换到通信信道时，需要经过一个发送和接收同步脉冲的同步阶段，通过发送同步脉冲，终端和基站之间能够互相确认同步的准备工作已经完成，可以进行业务通信的信息传送。同步脉冲是物理层上的结构，由于其使用通信载频，因此属于通信时隙，但是同步脉冲采用的却是控制时隙的结构。对于系统同步阶段的同步脉冲接收和发送，同步脉冲中的UW也需要如上述通信时隙或控制时隙中的UW一样交替改变，即对于奇数帧和偶数帧采用2个不同的UW。
此外，也需要将同步脉冲的比特结构改变成控制时隙相似的结构以在同步信道上进行信道编码和交织。在图6中表示了本发明一实施方式的同步脉冲的结构图。如图6所示，其中，将同步脉冲中的CI从4比特扩展到8比特，即增加了一倍的带宽，但使得传输的内容仍然为4比特，这样可以增加CI的接收灵敏度，以更好地实现系统同步。
此外，在图7中表示了一般的PHS基站内部结构的框图。PHS基站内部主要包括数字接口单元(DSU)、逻辑控制单元(LCU)、射频单元(TRX)、功效单元(PA)以及天线开关(AS)，上述数字接口单元(DSU)与网络侧设备接口之间进行信号传输，上述天线开关(AS)将信号传输至天线，其中，逻辑控制单元(LCU)主要完成数字信号处理的功能。上述具体实施方式
中，对通信时隙采用了32比特的UW并且定义了新的时隙结构的工作、以及使得对奇数帧和偶数帧采用不同的UW的工作，实际上都是由PHS基站中的上述逻辑控制单元(LCU)来实现的。
以上，参照附图对本发明的具体实施方式
作了具体描述，然而，本领域中的普通技术人员应当理解，在不偏离本发明的精神和由权利要求书所限定的保护范围的情况下，本领域中的普通技术人员还可以对具体实施方式
中所给出的情况作各种修改。因此，参照上述附图对本发明所作的具体实施方式
描述不应当被看作是对本发明的限定。
权利要求
1.一种在PHS系统中实现同步的方法，所述PHS系统包含基站和终端，在基站和终端之间采用以帧为单位的上行通道和下行通道进行通信，在所述上行通道和下行通道中分别包含有控制时隙和通信时隙，在所述控制时隙和所述通信时隙中分别包含用于取得符号同步的唯一字，其特征在于，在所述控制时隙采用32比特的唯一字并且在所述通信时隙采用32比特的唯一字。
2.如权利要求1所述的在PHS系统中实现同步的方法，其特征在于，对于所述控制时隙采用4个唯一字，对于所述通信时隙采用4个唯一字。
3.如权利要求2所述的在PHS系统中实现同步的方法，其特征在于，对于所述上行通道的控制时隙采用2个唯一字，并且对于所述下行通道的控制时隙采用2个唯一字。
4.如权利要求2所述的在PHS系统中实现同步的方法，其特征在于，对于所述上行通道的通信时隙采用2个唯一字，并且对于所述下行通道的通信时隙采用2个唯一字。
5.如权利要求1所述的在PHS系统中实现同步的方法，其特征在于，当将每2帧组合在一起进行信道编码的情况下，对于奇数帧和偶数帧采用不同的唯一字。
6.如权利要求2所述的在PHS系统中实现同步的方法，其特征在于，对于所述控制时隙和通信时隙采用同一套的唯一字。
7.如权利要求2所述的在PHS系统中实现同步的方法，其特征在于，所述唯一字具有低的互相关性和高的自相关性。
8.如权利要求1所述的在PHS系统中实现同步的方法，其特征在于，对于用于使终端从控制信道转换成通信信道的同步脉冲，也采用连续两帧的信道编码，以使得该同步脉冲的奇数帧和偶数帧采用不同的唯一字。
全文摘要
在本发明涉及在PHS系统中实现同步的方法，其中，所述PHS系统包含基站和终端，在基站和终端之间采用以帧为单位的上行通道和下行通道进行通信，在所述上行通道和下行通道中分别包含有控制时隙和通信时隙，在所述控制时隙和所述通信时隙中分别包含用于取得符号同步的唯一字，其特征在于，在所述控制时隙采用32比特的唯一字并且在所述通信时隙也采用32比特的唯一字。进一步地，当将每2帧组合在一起进行信道编码的情况下，对于奇数帧和偶数帧采用不同的唯一字。而且，对于同步脉冲的奇数帧和偶数帧也采用不同的唯一字。由此，能够实现符号同步、帧同步以及系统同步。
文档编号H04L7/04GK1960214SQ20061015973
公开日2007年5月9日 申请日期2006年9月28日 优先权日2006年9月28日
发明者余晓明, 谌祎, 赵琳 申请人:Ut斯达康(中国)有限公司