在无线收发器中控制休眠模式的制作方法

专利名称：在无线收发器中控制休眠模式的制作方法
技术领域：
本发明涉及用于在收发器中控制休眠模式的设备和方法，且更确切地说，涉及使用 硬件实施的休眠模式控制器来自动控制不同的休眠模式。
背景技术：
在例如移动电话等电池供电装置中，节能是一个重要的问题，目的是使此种装置有 限的可用能量最大化。然而，在如移动电话等移动装置的操作期间，己知此种装置内的 一些耗电单元可被暂时断电却不会对移动装置的性能造成不良影响。这种称为"休眠" 的断电提供功率节约，因为电流消耗单元只是周期性地不是非连续性地耗电。
为了改进装置的电池寿命，已知将装置内的许多电流消耗单元置于功率节约模式下， 且使用低功率休眠电路来维持系统时间。由于具体来说用于移动装置中的准确系统定时 的电压控制、温度补偿振荡器(VCTCXO)的电流消耗(且因此功率使用)较高，所以 使用此种装置为休眠电路维持系统时间不具有能量效率。相应地，已知通过使用消耗的 功率少得多且由晶体振荡器以低频率(例如，30 —60kHz)而非通常高得多的VCTCXO 频率(例如，19.2 MHz)计时的休眠控制器在休眠或功率节约模式期间维持系统定时。 使用经济的晶体振荡器作为休眠控制器定时装置的代价是影响时间保持的准确性，因为 时钟频率趋向于随着温度而漂移。这个时钟另外称为"休眠时钟"或"慢时钟"。因此， 当移动装置休眠时，系统时钟或"快时钟"(以及VCTCXO)关闭。将休眠时钟用作定 时器以唤醒系统。当唤醒时， 一旦快时钟在醒来之后变稳定，系统定时再次转交给快时 钟。
此外，在特定类型的接收突发型通信的收发器中(例如在正交频分多路复用(OFDM) 系统中)，此种系统的性质适合于使用休眠模式，这是由于实际使用系统资源时的周期性 性质。然而，在此种装置中，用软件执行针对关闭组件或唤醒组件的定时事件可能造成
等待时间，所述等待时间在休眠模式期间会导致误差或者不会引起功率消耗的有效减少， 因为对潜在可用于关闭组件的时间的利用不足。

发明内容
根据本发明的一方面，揭示一种无线收发器，其包含处理器，其经配置以确定与 收发器内的至少一部分组件的休眠周期相关的定时信息；以及休眠控制逻辑，其耦合到 所述处理器以从所述处理器接收与休眠周期相关的信息，且经配置以独立于所述处理器 在功率减少周期期间实现对所述收发器的至少一部分组件的关闭和唤醒。
根据本发明的另一方面，揭示一种用于无线收发器的休眠控制器，其包含休眠控制 逻辑，所述休眠控制逻辑以通信的方式耦合到处理器，以从所述处理器接收与休眠周期 相关的信息，且经配置以独立于所述处理器在功率减少周期期间实现对所述收发器的至 少一部分组件的关闭和通电。
根据本发明的又一方面，揭示一种用于在无线收发器中控制休眠模式的方法，其包 含通过处理器确定与所述收发器内的至少一部分组件的休眠周期相关的定时信息；以 及通过耦合到所述处理器的休眠控制逻辑从所述处理器接收与休眠周期相关的信息；以 及独立于系统时间且与系统时间同步地在功率减少周期期间关闭所述收发器的至少一部 分组件。
根据本发明的又一方面，揭示另一种收发器设备。所述收发器设备包含确定装置， 其用于确定与所述收发器内的至少一部分组件的休眠周期相关的定时信息；输出装置，
其用于输出来自所述确定装置的与休眠周期相关的信息；以及执行装置，其用于执行休
眠周期，所述执行装置经配置以独立于所述确定定时信息的装置且与其同步地在功率减 少周期期间关闭所述收发器的至少一部分组件。
根据又一方面，揭示一种编码有一组指令的计算机可读媒体。所述指令包含确定 指令，用于通过处理器确定与所述收发器内的至少一部分组件的休眠周期相关的定时信 息；接收指令，用于通过耦合到所述处理器的休眠控制逻辑从所述处理器接收与休眠周 期相关的信息；以及关闭指令，用于独立于收发器系统定时且与其同步地在功率减少周 期期间关闭所述收发器的至少一部分组件。


图1是包含所实施的休眠控制器的无线装置的示范性框图。
图2是说明包含硬件实施的休眠控制器的图1的收发器的更加详细的结构的示范性 框图。 图3是包含休眠控制逻辑的示范性基带接收器芯片组的框图。 图4是展示休眠控制逻辑的定时操作的示范性时序图。 图5是展示"部分休眠"操作的示范性时序图。 图6是用于休眠模式控制的示范性方法的流程图。 图7是其它示范性收发器的框图。
请注意，在图式中的若干视图中，相同标号指代相同部件。
具体实施例方式
图1说明无线装置100，例如用于接收和发射无线通信信号(例如CDMA和OFDM 信号)的移动收发器。如所说明，收发器100包含收发器芯片组102，所述芯片组102 用于处理接收到的或待发射的通信信号。芯片组102包含微处理器104，所述微处理器 104可为单个处理器或多个处理器，例如通用处理器(GPP)和数字信号处理器(DSP)。 其还包含基带收发器106和RF集成电路108，所述二者用于经由天线110实际上接收和 发射无线通信信号。如下文将进一步描述，微处理器104经配置以执行用以确定收发器 装置100的休眠模式的定时的软件。也就是说，微处理器104运行的软件确定何时可给 收发器装置IOO的特定组件断电以节省装置电池(未图示)的使用时间。
收发器IOO还包含另一芯片组，所述芯片组用于接收通信信号，例如正交频分多路 复用(OFDM)系统中的突发通信。这个芯片组在图1的实例中展示为接收器芯片组112。 芯片组112内存在另一包含基带接收器114的基带电路，其处理接收到的通信信号。具 体来说，基带接收器114从RF芯片116和模拟一数字转换器(ADC) 118 (例如，E-A调制器ADC)接收通信信号。此外，芯片组112包含休眠控制逻辑120，所述逻辑用 来在接收器芯片组112内执行休眠模式。可使用数字逻辑或其它任何特征为以低等待时 间快速执行指令的合适硬件来实施逻辑120。芯片组经由总线122 (例如外部并行或串行 总线和GPIO (通用输入/输出))耦合到微处理器104，以便将休眠模式定时信息传送到 硬件休眠控制逻辑120。而逻辑120接着又实际上执行休眠模式定时，如下文将更详细 地论述。
此外，收发器100包含源自稳定来源的快速且准确的系统时钟124，例如电压控制、 温度补偿晶体振荡器(VCTCXO),所述振荡器用于在收发器IOO处于苏醒模式时提供系 统定时。在休眠模式期间使用比快时钟124消耗较少功率且较慢的休眠时钟源126来用 于系统定时，以便节省电池能量。芯片组102和112中的每一者从时钟124和126接收 时钟信号，如分别由连接128和130所说明。
图2说明利用基于芯片组的电话结构的收发器100的若干部分的示范性详细框图。 收发器IOO包含收发器芯片组102 (例如CDMA收发器芯片组)，其包含微处理器104。 收发器IOO还包含接收器芯片组112，其用于接收广播无线信号，其中包含利用突发通信 (即，信息包突发)的信号。此种标准的实例包含正交频分多路复用(OFDM)标准。在 接收器芯片组112内，基带接收器114利用休眠控制逻辑120，所述逻辑执行由微处理器 104确定的休眠模式。
在图2中示范说明的特定结构中，微处理器104确定要实现的休眠模式的休眠功能 性。通过由处理器104运行的软件来作出这个确定。这个休眠软件("休眠SW")由云状 物200图解指示。所述软件又经由总线122与休眠控制逻辑120交互作用，以使用与在 进入休眠或从休眠中唤醒时由逻辑120执行何种定时相关的信息将逻辑120编程。
如图2的特定实例中进一步说明，收发器芯片组102包含基带收发器106，所述收 发器包含用于支持其它模式的各个休眠控制器，所述其它模式例如为CDMAlx、高数据 速率(HDR)、 UMTS、全球移动通信系统(GSM)、全球定位系统(GPS)及其它模式。 休眠软件还控制或设定基带收发器106中的休眠控制器的操作，其中由总线208在基带 收发器106与处理器104之间实现通信。处理器104还运行软件(VCTCXO控制器SW 202)以在同时支持不同模式的情况下控制VCTCXO时钟124的脉冲密度调制器(PDM), 如通信总线214所说明。VCTCXO控制器SW 202与休眠SW 200之间的连接说明二者 之间出现与何时可关闭和开启VCTCXO相关的交换信息，如图2所说明。
由于休眠控制器的目标是通过减少移动收发器内的尽可能多的装置的功率消耗而节 省功率，所以当前揭示的系统的休眠功能性与收发器100中的各种装置相互作用或对其 产生影响。举例来说，如上文所解释，收发器芯片组102内的各种组件经控制以进入休 眠模式。举例来说，基带收发器106可包含休眠控制。此外，处理器104实际上也可被 置于休眠状态。
休眠时钟或晶体振荡器126连续运行以在休眠模式期间为收发器100提供低功率、 不间断的时钟源。系统时钟124也受休眠功能性的影响。具体来说，在微处理器104上 运行的休眠软件200将经由总线216向功率管理芯片204发出控制，而所述功率管理芯 片204又控制将功率传递到VCTCXO 124 (从而开启和关闭系统时钟128)。如先前所解 释，在休眠模式期间关闭高功率消耗时钟124以节省能量。
支持基带收发器106和附加模式的RFIC 108也受休眠功能性的影响。具体来说，微 处理器104可经由总线218(例如串行总线接口)向RFIC 108发出指令。基带接收器114
也可经由串行总线220向RF IC 108发出控制信号。
图2还说明收发器IOO可包含用户界面(UI) 210，例如键盘、麦克风或其它输入到 微处理器的介接设备。类似地，收发器100也可连接到各种外围设备212，例如经由通 用串行总线(USB)或其它串行或并行连接。休眠功能性响应于这些输入或通信连接， 因为所述输入或连接引起可能要求放弃或重新调度休眠模式的"突然"中断。
此处请注意，收发器IOO中的数字逻辑及其它各种装置可与多个时钟体系一起操作， 可开启/关闭所述时钟体系以节省功率。可由时钟门控逻辑(未图示)或其它任何合适的 开关装置实现开关。如图2中进一步所说明，休眠控制器(即，基带收发器休眠控制器 和休眠控制逻辑120)中的每一者从休眠时钟126 (展示为直接接收系统时钟和休眠时钟 信号的接收器芯片组112)接收输入。如之前所指出，休眠控制器经配置以在休眠模式期 间将其定时切换到低功率休眠时钟126以便节省功率。
在图2的收发器100中，在流动经由基带接收器112接收的分组数据(例如，经由 OFDM系统流动视频)期间，微处理器104 (其中系统时钟开启)可继续在收发器100 的显示器(未图示)上显示数据。然而，接收器芯片组112仍可通过以下方式在关闭时 间期间节省功率关闭其系统时钟和PLL (例如，禁用时钟，以停用芯片组112中的子 块)，并将休眠控制逻辑(120)的时钟源切换成休眠时钟126。在不涉及直接显示在显 示器上的实例中，微处理器104也可有进入休眠状态的时间。
在所揭示的收发器100且特别是接收器芯片组112中，可在接收器芯片组112的各 种状态期间激活休眠模式。这些状态中的第一状态是激活状态，其中正在逐突发(例如， 在OFDM系统的情况下， 一组相邻的有效符号形成突发)地解调经由RF芯片116和ADC 118接收的数据。举例来说，在在活动状态下接收信息突发时，例如在正解调接收到的额 外开销信息(例如，OFDM开销信息符号)时，或在接收业务或控制信道数据时，可实 现休眠模式。另一可实现休眠模式的状态包含深度休眠状态，所述状态是没有待决的请 求要接收而仅需周期性的唤醒的待用状态(例如，更新与将广播何种信息相关的信息(例 如，节目指南))。休眠控制逻辑120的一种功能是在休眠期间当接收器芯片组112不接收信息的有效 突发时将功率消耗最小化。归因于接收器芯片组112经设计以接收的突发通信的性质， 芯片组112的操作趋向于收缩(即，出现在对应于接收到的信息突发的处理突发中，其 中在突发之间存在空闲的处理时间)。在特定系统中(例如OFDM系统)，突发依据有效 负载配置可持续约10 ms (工作循环的4%)或者更长。由于休眠控制器120的开/关循环
与无线装置100中的其它模式之间没有相关性，所以当前揭示的实例包含用于处理器104 的独立休眠时间线，其可包含用于收发器102中的多个处理器以及基带接收器芯片组112 的单独休眠时间线，但是其也可共用源自VCTCXO时钟124的同一系统时钟。此外，为 了防止因微处理器104运行的软件固有的等待时间和接收器芯片组112无法容忍这样的 等待时间而导致的问题，己认识到，接收器112的休眠控制使用单独的硬件逻辑(例如 120)在接收器112中执行休眠模式将更有效率。
虽然在特定的所揭示实例中，休眠控制逻辑120针对芯片组112执行单独的休眠时 间操作，但逻辑120经配置以与收发器IOO的各种其它部分介接。这是因为接收器的定 时操作与收发器100的其它部件的其它操作相互影响。图3中说明休眠控制逻辑120的 示范性实施方案及其交互作用的更加详细的框图。
如图3所示，休眠控制逻辑120包含休眠核心逻辑300，所述逻辑具有休眠定时器 302和系统时间缓冲器304。处理器104经由与处理器104和接收器芯片组112之间的总 线308的总线接口 306将休眠定时器302编程。总线308耦合到休眠控制逻辑120中的 另一接口 310。休眠寄存器312接着用来将编程信息(例如定时信息)引导到休眠定时 器302中，且预先规定逻辑120将在实现休眠时间线时自动执行。
基带接收器112还包含锁相回路(PLL) 314，其产生系统时钟及其它时钟域或体系。 将这些时钟信号馈送到时钟门控逻辑316，所述时钟门控逻辑用于基于从核心逻辑300 接收到的时钟禁用信号选择性地开启和关闭不同的时钟域。从图3的所揭示实例中的休 眠控制逻辑角度来看，通过时钟门控逻辑316来控制多个时钟体系。这些体系中的第一 个体系是主系统时钟体系。接着是次要时钟体系，其在解码器输出缓冲器(图中未展示) 的耗尽过程期间使用，此时已经结束突发解调。额外的域包含休眠核心逻辑快时钟体系 (sleep—fast—clk)、休眠控制器核心休眠时钟体系(未图示)以及RF串行接口区块时钟体 系(与未图示的串行总线接口 318—起使用)。
请注意，微处理器104可经由暂停输入来禁用或启用每个时钟，凌驾于休眠控制器 硬件之上。
如所说明，核心逻辑300经配置以向收发器芯片组102中的中断控制器发出唤醒中 断信号(wakeupjnt)。请注意，基于来自微处理器104的编程信息动态地确定这个中断， 因为唤醒点对于每个休眠模式操作是不同的，且随着突发而改变。
在操作中，休眠控制逻辑120经由时钟禁用信号来禁用主要和次要系统时钟，以便 在休眠模式期间节省能量。休眠核心逻辑300还禁用一个或一个以上锁相回路(PLL)314，所述回路用来产生系统时钟体系。控制逻辑又在休眠开始前从接收器核心逻辑114 接收系统时间同步脉冲(sysjime—en)和确切的定时信息(sysjime—in)，且在休眠完成 之前更新(或触发更新)系统时间。微处理器104和休眠控制逻辑120操作经由中断和 wakeUp_int而同步，通过中断控制器320将所述中断多路复用为单个收发器GPIO信号 322。微处理器104 (如图3所示)经由接口 306、 308和310与控制逻辑120通信。控 制逻辑进一步通过串行总线接口 318和几个离散的线介接到RF和ADC芯片116、 118， 以用于发出直接信号(如开启RF芯片116中的TXCO缓冲器)。
根据所揭示的实例，使用由微处理器104运行的软件或指令来配置休眠时间线。请 注意，软件还可"标记"突发，在此之后可自动开始休眠循环或部分休眠循环。进一步 请注意，休眠控制逻辑硬件120用系统时钟(sys—elk)的大于休眠时钟频率的分辨率来 执行休眠和/或部分休眠时间线，以保持最大准确性。
图4是展示休眠控制逻辑120的定时操作的示范性时序图。因为接收器芯片组112 不在休眠模式期间主动地追踪系统时间，所以不更新系统时间计数器。因此，基带接收 器114经配置以牢牢地控制休眠时间(即，确立下一取样-对准触发信号(sys_time_en) 与在唤醒系统时间计数器之后恢复系统时间计数器时脉冲on—line—int信号之间的周期)。 当脉冲sys—time_en时知道系统时间，且当脉冲on—linejnt时对系统时间作出估计。
从图4的时间线中可看到，在休眠模式期间关闭VCTCXO 124，且因此还关闭将时 钟124用作定时来源的sleep—fast_clock。在休眠周期期间，从下一取样触发之后的第一 休眠时钟上升沿开始，将休眠时钟126用于休眠模式期间的定时(例如，用于确定在休 眠模式下停留多长时间，以及何时发出唤醒中断信号)。使用休眠时钟来定时，直到唤醒 之后PLL稳定为止，如图4所示。在PLL稳定(即，sleep_fast_clk恢复)之后，对接收 器112的定时恢复到系统时钟域。
然而，己认识到，接收器芯片组112中的功率低效的一个重要源头是微处理器(即， 软件)对实时事件(例如中断)的长响应时间(等待时间)。这导致RF芯片116的关闭 延迟。因此，当前揭示的休眠控制逻辑120包含"部分休眠"特征以使得中间RF芯片 116在接收到的突发结束之后关闭。"部分休眠"允许关闭一部分组件，同时使最小的时 钟域(次要系统时钟)保持活动，以允许微处理器104完成对当前任务的处理且耗尽解 码器输出缓冲器。在完成处理之后，次要系统时钟体系和PLL也可关闭。然而，大部分 功率消耗是因为在部分休眠时间关闭的资源，例如RF芯片116。因此，通过在"部分休 眠"中部分地关闭组件可取得显著程度的效率。
在特定实施方案中，"部分休眠"特征允许软件标记接收到的在其后可发生部分休眠 /休眠循环的突发，并使休眠控制逻辑120起始RF，且部分数字电路在那些突发结束时 自动关闭，此时由硬件产生部分休眠触发(snooze—trig)(见图3和元件符号402，其是 部分休眠标记突发之后"部分休眠"循环的开始)。确切地说，在OFDM系统中，使用 FFT描述符中的突发部分休眠标记来检测最后标记的突发取样。当由快速傅里叶变换 (FFT)对这个取样进行处理且(例如)传递到解码器时，由接收器核心逻辑114产生部 分休眠触发，且将部分休眠触发发送到休眠控制逻辑120，如图3所示。在此点，RF芯 片116、 ADC118、前端块和FFT准备好关闭。还请注意，大多数时候，在软件准备好发 出go—to一sleep请求时，已中断指示部分休眠循环的开始的微处理器。因此，通常休眠控 制逻辑120可在微处理器104发出go—to_sleep请求后立即实现全休眠模式。
还应注意，休眠控制逻辑120在部分休眠期间基于次要系统时钟执行休眠时间线。 这种做的原因有两点。第一，解码器输出缓冲器、中断控制器及其它块仍然需要次要系 统时钟域。第二，计算休眠参数和休眠时钟频率估计的过程过于复杂而无法由硬件完成。 因为这些原因，不可能完全关闭系统时钟和PLL并切换成休眠时钟。
图5说明示范性部分休眠操作的时间线，上文已论述所述操作。如图所示，收发器 100接收到包括标记有部分休眠的突发502 (由处理器104上运行的软件标记)的无线信 号。在对突发502的最后取样之后，执行前端处理504，例如在OFDM系统的情况下执 行FFT处理(举例而言)。 一旦完成这个处理504，可作为硬件的接收器核心逻辑114便 向休眠控制逻辑120 (也参看图3)发出部分休眠触发信号(snooze—trig) 506。接着，逻 辑120起始部分休眠循环508，其中可关闭芯片组112中的一部分组件，例如RF芯片116 和ADC118。由于仍然在执行其它处理510 (例如解码)，所以可能不将全部组件都置于 休眠状态。
如果在完成其它处理510之前，软件和硬件处理等待时间512未超过这个时间，则 可处理go—to—sleep信号514。在发出信号514之后，硬件与软件之间发生同步，且软件 继续发出休眠执行518。如果在唤醒信号520之前发生请求518，则硬件接受休眠且立即 开始。否则，休眠受到拒绝，且部分休眠508继续开始下一脉冲，且其余组件在整个休 眠循环516中被置于休眠状态。如果等待时间512比处理510 (这个在时间线上未展示) 长，则休眠控制逻辑将不起始完全的休眠。
图6说明用于实施休眠模式控制的过程600的示范性流程图。如图所示，过程600 在开始方框602处开始。流程前进到方框604，在此处微处理器104确定与收发器100
内的至少一部分组件的休眠周期相关的定时信息。也就是说，微处理器确定通过休眠软 件200配置休眠模式的时间线，且还可确定例如在只实现部分关闭的"部分休眠"模式 期间允许哪些组件断电。
在方框604中的确定之后，流程前进到方框606，在此处，逻辑控制120接收确定 的信息或编程。举例来说，这一操作由微处理器104执行，所述微处理器104如图3所 说明经由总线接口 306、总线308、总线接口 310和休眠寄存器312向休眠控制逻辑120 写入信息。当在休眠控制逻辑120中写入休眠时间线信息之后，流程前进到方框608。
在方框608处，休眠控制逻辑120在休眠模式(全休眠模式或部分休眠模式)期间 自动关闭收发器100的至少一部分组件。方框608中的操作还包含独立于接收器或收发 器106或114但与其同步地恢复或使用休眠控制逻辑120。也就是说，休眠控制逻辑120 经配置以从进入休眠模式开始实现或执行休眠时间线，直到使断电组件从休眠模式重新 进入通电操作为止。在微处理器不触发接收器芯片组112的休眠模式的意义上，这个操 作由逻辑120独立于微处理器104自动执行。然而，休眠模式操作与接收器或收发器106 或114所使用的系统定时(例如，TCXO系统时钟)同步地执行。
请注意，针对每个唤醒/休眠模式循环重复方框608的过程，在收发器操作时其继续 进行。可在收发器100的初始化期间执行方框604和606中的过程，但如果需要的话也 可在初始化之后的任何时间执行。
图7是根据本发明的另一示范性收发器700的框图。如图所示，收发器700包含用 于确定与收发器702内的至少一部分组件的休眠周期相关的定时信息的装置。举例来说， 这个装置可为先前论述的处理器104。耦合到装置702的是用于输出来自确定装置的与 休眠周期相关的信息的装置704。举例来说，可由总线接口 306、总线308、总线接口 310 和休眠寄存器312实施装置704。耦合到装置704的是用于执行休眠周期的装置706，其 经配置以在功率减少周期期间独立于确定定时信息的装置但与其同步地关闭收发器的至 少一部分组件。举例来说，可由休眠控制逻辑120实施装置706。
如上文中所描述，通过经由硬件逻辑实施休眠模式执行可克服因软件处理引起的等 待时间所导致的低效。此外，在因软件等待时间而妨碍休眠模式的情况下，利用对组件 的部分关闭会进一步提高休眠模式的效率。
请注意，基带接收器114和休眠控制逻辑120可如所说明驻留在单独的ASIC或类似 的处理电路中，但也可为与收发器芯片组102合并的ASIC或芯片组的一部分。请进一 步注意，也可针对由基带收发器106实施的休眠控制利用上述设备和方法。 以上描述的实例仅是示范性的，且所属领域的技术人员现在可在不偏离本文中揭示 的发明性概念的情况下对上述实例作出许多利用和变更。所属领域的技术人员可容易了 解对这些实例的各种修改，且在不偏离本文中描述的新颖方面的精神或范围的情况下， 本文中界定的一般原理可应用于其它实例(例如，在即时消息发送服务或任何通用无线 数据通信应用中)。因此，并不期望将本发明的范围限于本文中展示的实例，而是符合与 本文中揭示的原理和新颖特征一致的最广泛范围。"示范性" 一词在本文中专门用于指 "作为实例、例子或说明"。本文中描述为"示范性"的任何实例均没有必要理解为比其 它实例优选或有利。因此，本文中描述的新颖方面仅由随附权利要求书的范围来界定。
权利要求
1.一种无线收发器，其包括处理器，其经配置以确定与所述收发器内的至少一部分组件的休眠周期相关的定时信息；以及休眠控制逻辑，其耦合到所述处理器以从所述处理器接收与休眠周期相关的信息，且经配置以在功率减少周期期间独立于所述处理器实现对所述收发器的至少一部分组件的关闭。
2. 根据权利要求1所述的收发器，其中所述休眠控制逻辑进一步经配置以独立于收发 器系统定时且与其同步地实现对所述至少一部分组件的通电。
3. 根据权利要求l所述的收发器，其中所述休眠控制逻辑进一步经配置以在预定定 时点之前所述收发器己完成对接收到的通信信号的一部分信号处理时，关闭所述至 少一部分组件中的部分数目的组件；且如果所述处理器在预定时间内完成信号处 理，则关闭所述至少一部分组件中的另一部分组件。
4. 根据权利要求l所述的收发器，其中所述休眠控制逻辑进一步经配置以在所述休眠 控制逻辑确定休眠模式结束后，向所述处理器发出经配置以唤醒所述处理器的中断 信号。
5. 根据权利要求1所述的收发器，其中所述处理器经配置以用发送到所述休眠控制逻 辑的信息对所述休眠控制逻辑进行编程。
6. 根据权利要求1所述的收发器，其中所述休眠控制逻辑是经配置以接收突发通信信 号的基带接收器的一部分。
7. 根据权利要求1所述的收发器，其中所述休眠控制逻辑经配置以确定休眠模式的结 束定时并起始对所述收发器中的至少一部分组件的唤醒。
8. 根据权利要求7所述的收发器，其中所述休眠控制逻辑经配置以在确定休眠模式的 结束定时之后向所述处理器发出唤醒中断信号。
9. 根据权利要求1所述的收发器，其中所述唤醒中断信号是在每个接收到的数据突发 之后由所述处理器确定的动态参数。
10. —种用于无线收发器的休眠控制器，所述控制器包括休眠控制逻辑，其以通信形式耦合到处理器以从所述处理器接收与休眠周期相关 的信息，且经配置以在功率减少周期期间独立于所述处理器实现对所述收发器的至 少一部分组件的关闭和通电。
11. 根据权利要求10所述的休眠控制器，其中所述休眠控制逻辑进一步经配置以独立 于收发器系统定时且与其同步地实现对所述至少一部分组件的关闭和通电。
12. 根据权利要求10所述的休眠控制器，其中所述休眠控制逻辑进一步经配置以在 预定定时点之前所述收发器已完成对接收到的通信信号的一部分信号处理时，关闭 所述至少一部分组件中的部分数目的组件；且如果所述处理器在预定时间内完成信 号处理，则关闭所述至少一部分组件中的另一部分组件。
13. 根据权利要求10所述的休眠控制器，其中所述休眠控制逻辑进一步经配置以在确 定休眠模式结束之后，向所述处理器发出经配置以唤醒所述处理器的中断信号。
14. 根据权利要求10所述的休眠控制器，其中所述处理器经配置以用发送到所述休眠 控制逻辑的信息对所述休眠控制逻辑进行编程。
15. 根据权利要求10所述的休眠控制器，其中所述休眠控制逻辑是经配置以接收突发 通信信号的基带接收器的一部分。
16. 根据权利要求10所述的休眠控制器，其中所述休眠控制逻辑经配置以确定休眠模 式的结束定时并起始对所述收发器中的至少一部分组件的唤醒。
17. 根据权利要求16所述的休眠控制器，其中所述休眠控制逻辑经配置以在确定休眠 模式的结束定时之后向所述处理器发出唤醒中断信号。
18. 根据权利要求10所述的休眠控制器，其中所述唤醒中断信号是在每个接收到的数 据突发之后由所述处理器确定的动态参数。
19. 一种用于在无线收发器中控制休眠模式的方法，其包括利用处理器确定与所述收发器内的至少一部分组件的休眠周期相关的定时信息； 利用耦合到所述处理器的休眠控制逻辑从所述处理器接收与休眠周期相关的信 息；以及在功率减少周期期间，独立于收发器系统定时且与其同步地关闭所述收发器的至 少一部分组件。
20. 根据权利要求19所述的方法，其中所述休眠控制逻辑进一步经配置以在预定定 时点之前所述收发器已完成对接收到的通信信号的一部分信号处理时，关闭所述至 少一部分组件中的部分数目的组件；且如果所述处理器在预定时间内完成信号处 理，则关闭所述至少一部分组件中的另一部分组件。
21. 根据权利要求19所述的方法，其进一步包括利用所述休眠控制逻辑确定休眠模式的结束；以及利用所述休眠控制逻辑基于对所述休眠模式的结束的所述确定向所述处理器发 出唤醒所述处理器的中断信号。
22. 根据权利要求20所述的方法，其中所述处理器经配置以用发送到所述休眠控制逻 辑的信息对所述休眠控制逻辑进行编程。
23. 根据权利要求19所述的方法，其中所述休眠控制逻辑是经配置以接收突发通信信 号的基带接收器的一部分。
24. 根据权利要求19所述的方法，其中所述休眠控制逻辑经配置以确定休眠模式的结 束定时并起始对所述收发器中的至少一部分组件的唤醒。
25. 根据权利要求24所述的方法，其中所述休眠控制逻辑经配置以在确定休眠模式的 结束定时之后向所述处理器发出唤醒中断信号。
26. 根据权利要求19所述的方法，其中所述唤醒中断信号是在每个接收到的数据突发 之后由所述处理器确定的动态参数。
27. —种收发器设备，其包括确定装置，其用于确定与所述收发器内的至少一部分组件的休眠周期相关的定时 信息；输出装置，其用于输出来自所述确定装置的与休眠周期相关的信息；以及 执行装置，其用于执行休眠周期，且经配置以在功率减少周期期间独立于所述用 于确定定时信息的装置且与其同步地关闭所述收发器的至少一部分组件。
28. 根据权利要求27所述的收发器设备，其中所述用于执行休眠周期的装置进一步经配置以当所述确定装置已完成对接收到的通信信号的一部分处理时，关闭所述至 少一部分组件中的部分数目的组件；且如果所述处理器在预定时间内完成信号处理，则关闭所述至少一部分组件中的另一部分组件。
29. 根据权利要求27所述的收发器设备，其中所述用于执行休眠周期的装置经配置以 确定休眠模式的结束，且利用所述休眠控制逻辑基于对所述休眠模式的结束的所述 确定，向所述处理器发出唤醒所述处理器的中断信号。
30. 根据权利要求29所述的收发器设备，其中所述处理器经配置以用发送到所述休眠 控制逻辑的所述信息对所述休眠控制逻辑进行编程。
31. 根据权利要求27所述的收发器设备，其中所述休眠控制逻辑是经配置以接收突发 通信信号的基带接收器的一部分。
32. 根据权利要求27所述的收发器设备，其中所述休眠控制逻辑经配置以确定休眠模 式的结束定时并起始对所述收发器中的至少一部分组件的唤醒。
33. 根据权利要求32所述的收发器设备，其中所述休眠控制逻辑经配置以在确定休眠 模式的结束定时之后向所述处理器发出唤醒中断信号。
34. 根据权利要求27所述的收发器设备，其中所述唤醒中断信号是在每个接收到的数 据突发之后由所述处理器确定的动态参数。
35. —种经编码有一组指令的计算机可读媒体，所述指令包括确定指令，其用于利用处理器来确定与收发器内的至少一部分组件的休眠周期相 关的定时信息；接收指令，其用于利用耦合到所述处理器的休眠控制逻辑从所述处理器接收与休 眠周期相关的信息；以及关闭指令，其用于在功率减少周期期间独立于收发器系统定时且与其同步地关闭 所述收发器的至少一部分组件。
全文摘要
本发明揭示用于在收发器或接收器中控制休眠模式的设备和方法。具体来说，揭示一种收发器，其包含处理器，所述处理器经配置以确定与所述收发器内的至少一部分组件的休眠周期相关的定时信息。所述收发器还包含休眠控制逻辑，其耦合到所述处理器以从所述处理器接收与休眠周期相关的信息，且经配置以独立于所述处理器而在功率减少周期期间实现对所述收发器的至少一部分组件的关闭。
文档编号H04B1/16GK101171755SQ200680015417
公开日2008年4月30日 申请日期2006年3月13日 优先权日2005年3月11日
发明者塔德乌什·雅罗辛斯基, 迈克尔·茂·王, 钦纳帕·K·加纳帕蒂 申请人:高通股份有限公司