声音信号处理电路的制作方法

专利名称：声音信号处理电路的制作方法
技术领域：
本发明涉及一种声音信号处理电路。
背景技术：
近年来，例如为了在汽车立体声音响设备中再现保存在便
携用音乐再现装置等中的音乐数据，而使用FM(Frequency Modulation:调频)发送电路(例如，参照专利文献l、或者专利 文献2)。
在图5中示出了用于发送声音信号的、使用了FM发送电路 300的发送装置200的普通结构的一例。FM发送电路300中的载 波的频率需要考虑周边使用的FM电波通讯等的频率来决定。因 而，首先，使用者需要设定FM发送电路300中的载波的频率。 具体地说，使用者操作设定装置310的键(未图示)，使得在设定 装置310的显示画面(未图示)上显示的载波的频率成为期望的 频率。并且，当决定了载波的频率时，使用者操作设定装置310
的键(未图示)使得向微型计算机3 2 0输出载波的频率数据。微型 计算机3 2 0将来自设定装置310的频率数据作为与时钟信号S C L 同步的串行数据SDA而输出到FM发送电路300。 FM发送电路 300生成基于从音乐再现装置330输入的声音信号RIN、 LIN的立 体声合成信号、和基于从微型计算机320输入的串行数据SDA 的频率的载波，根据立体声合成信号对载波进行调制，由此作 为输出信号OUT向天线(未图示)输出。此外，电阻400、 410分 别是时钟信号SCL以及串行数据SDA的上拉电阻。
专利文献l:日本特开2006-262521号公报
专利文献2:日本特开2007-88657号公报

发明内容
发明要解决的问题
在上述发送装置200中，除了设置FM发送电路300以外，还 需要设置用于设定FM发送电路300中的载波的频率的设定装置 310以及微型计算机320。 一般，设定装置310具备显示载波的频 率的显示画面(未图示)以及驱动显示画面的驱动电路等，孩吏型 计算机320由与FM发送电路300不同的芯片构成。并且，在普通 的发送装置200中，例如在使用者设定FM发送电路300的发送电 力的情况下，也与设定上述载波的频率的情况同样地需要微型 计算机320等。因而，存在发送装置200的安装面积变大的问题。
本发明是鉴于上述问题而完成的，其目的在于提供一种， 能够对声音信号的处理进行设定的、安装面积较小的声音信号 处理电路。
用于解决问题的方案
为了达到上述目的，本发明的声音信号处理电路具备保 持电路，其被输入时钟信号以及与上述时钟信号相应的设定数 据，并保持上述设定数据；处理电路，其对并列输入的第一声 音信号和第二声音信号实施基于上述保持电路的上述设定数据 的处理；以及设定数据输出电路，其根据与上迷时钟信号相应 的上述第一声音信号，将上述时钟信号输出到上述保持电路， 并且根据与上述设定数据相应的上述第二声音信号，将上述设 定数据输出到上述保持电路。
发明的效果
能够提供一种能够对被输入的声音信号的处理进行设定 的、安装面积较小的声音信号处理电路。


图l是表示作为本发明的一个实施方式的发送装置10的结
构的图。
图2是用于说明发送装置10的动作的时序图。
图3是表示从正逻辑输出的音乐再现装置输出的地址以及 数据的一例的时序图。
图4是表示从负逻辑输出的音乐再现装置输出的地址以及 数据的一例的时序图。
图5是普通的发送装置的一例。
附图标记i兌明
10:发送装置；20:数据生成电路；21: FM发送电路；40: 第一设定电路；41:输出电路；52:移位寄存器；53:地址译 码器；54:锁存电^各；60:第二设定电^各；61:立体声调制电 路；62:频率调制电路；63:功率放大器；SW1、 SW2:开关。
具体实施例方式
根据本说明书以及附图的记载，至少明确以下事项。 图l是表示作为本发明的一个实施方式的发送装置10的结 构的图。发送装置10是如下装置根据分别从拨动开关等外部 开关(未图示)输入的第一控制信号C0NT1(选择信号)、第二控 制信号CONT2(更新控制信号)的电平，例如为了发送从音乐再 现装置(未图示)输入的声音信号RIN(第一声音信号)、LIN(第二 声音信号)而对天线(未图示)输出输出信号OUT(输出信号)，该 发送装置10由数据生成电路20、FM发送电路21、开关SW1构成。 此外，在本实施方式中设为声音信号RIN、 UN分别相当于立体 声声音信号之中右侧声音信号和左侧声音信号。 首先，说明构成发送装置10的各电路的概要。 数据生成电路20根据第 一 控制信号C0NT1来生成作为分别与从音乐再现装置(未图示)输入的声音信号RIN 、 LIN的电平 相应的数字信号的时钟信号SCLK(第 一输出信号)以及数据 SDA(第二输出信号)，该数据生成电路20构成为包含NMOS晶体 管30、 31、电阻32、 33、开关SW2。此外，通过使用者操作外 部开关(未图示)，第 一控制信号CONTl成为高电平(以下称为H 电平)和低电平(以下称为L电平)中的任一个。另外，数据生成 电路20相当于本发明的设定数据输出电路，NMOS晶体管30、 31、电阻32、 33相当于本发明的输出电路，开关SW2相当于本 发明的控制电路。
FM发送电路21根据从数据生成电路20输出的时钟信号 SCLK、数据SDA、从开关SW1输出的使能信号CE(指示信号) 来输出声音信号RIN、LIN作为可通过FM电波通讯(未图示)接收 的输出信号OUT,该FM发送电路21由第一设定电路40、输出电 路41、端子80 85构成。此外，设FM发送电^各21是集成电路。 另外，第一设定电路40相当于本发明的保持电路，输出电路41 相当于本发明的处理电路。
第一设定电路40根据时钟信号SCLK、数据SDA、使能信号 CE对输出电路41输出用于设定从FM发送电路21输出的输出信 号OUT的频率、电平等的锁存数据LD，该第一设定电路40构成 为包含AND电路50、 51、移位寄存器52、地址译码器53、锁存 电路54。此外，通过端子80 82分别输入时钟信号SCLK、数据 SDA、使能信号CE。
输出电路41根据从第 一 设定电路4 0输入的锁存数据L D对 通过端子83、 84从音乐再现装置(未图示)输入的声音信号RIN、
天线(未图示)的输出信号OUT而进行输出，该输出电路41构成 为包含第二设定电路60、立体声调制电路61、频率调制电路62、功率放大器63。此外，第二设定电路60相当于本发明的设定电 路，立体声调制电路61、频率调制电路62、功率放大器63相当 于本发明的信号处理电路。
开关SW1根据通过操作外部开关(未图示)而成为高电平
控制信号CONT2对端子82输出使能信号CE。在本实施方式中， 将使能信号CE设定为在第二控制信号C ONT2为H电平的情况 下成为H电平、在第二控制信号CONT2为L电平的情况下成为L 电平。即，如下进行控制在第二控制信号CONT2为H电平的 情况下，开关SWH吏电源VCC与端子82连接，在第二控制信号 CONT2为L电平的情况下，开关SW1使接地GND与端子82连接。 此外，开关SW1相当于本发明的更新控制电路。 接着，详细说明构成发送装置10的各电路。 数据生成电路2 0的开关S W 2的 一 端被连接在N M O S晶体管 30、 31的各个源电极上，开关SW2的另 一端在第一控制信号 C ON T1为H电平的情况下被连接到接地GN D,在第 一 控制信号 CONTl为L电平的情况下被连接到电源VCC。
首先，说明第一控制信号CONTl为H电平的情况下的数据 生成电路20的动作。NMOS晶体管30和电阻32构成反相器，因 此输出作为与被输入到NMOS晶体管30的栅电极的声音信号 RIN的电平相应的数字信号的时钟信号SCLK。详细地说，在声 音信号RIN的电平高于由NMOS晶体管30和电阻32构成的反相 器的阈值电压的情况下，时钟信号SCLK成为L电平，在声音信 号RIN的电平低于上述阈值电压的情况下，时钟信号SCLK成为 H电平。同样地，NMOS晶体管31和电阻33也构成反相器，因此 从由N M O S晶体管31和电阻3 3构成的反相器输出作为与声音信 号LIN的电平相应的数字信号的数据SDA。
10接着，在第一控制信号C0NT1为L电平的情况下，NMOS 晶体管30、 31的各个源电极和漏电极与电源VCC连接。因而， 时钟信号SCLK和数据SDA不依赖于被输入的声音信号RIN、 LIN的电平而始终为H电平。
如上所述，通过使用者对外部开关(未图示)的状态进行切 换，被输入到FM发送电路21的第 一设定电路40的使能信号CE 变化为H电平或者L电平。另夕卜，对AND电路50、 51的一侧的输 入上输入使能信号CE。因而，在使能信号CE为H电平的情况下， 从AND电路50输出时钟信号SCLK作为时钟信号CLK,从AND 电路51输出数据SDA作为数据DA。另一方面，在使能信号CE 为L电平的情况下，从AND电路50输出的时钟信号CLK、从AND 电路51输出的数据DA分别成为L电平。
移位寄存器52由n比特的寄存器构成，移位寄存器52是如 下电路在从AND电路50输出的时钟信号CLK上升时，依次对 从AND电路51输出的数据DA进行移位并保持。另外，移位寄存 器52将所保持的n比特的数据之中在时间上较早输入的nl比特 的数据作为地址选择信号A 0输出到地址译码器5 3 ,将在时间上 较晚输入的n 2比特的数据输出到锁存电路5 4作为设定数据D 0 。
设为在地址译码器53中分配有nl比特的规定的地址，在地 址选择信号A O与规定的地址 一 致的情况下，向锁存电路5 4输出 用于更新锁存电路54所保持的数据的解码信号DEC。
设为锁存电路54在输出解码信号DEC的情况下对从移位寄 存器5 2输出的n 2比特的设定数据D 0进行锁存并将设定数据D 0 作为锁存数据LD输出到输出电路41。
首先，说明使能信号CE为H电平的情况下的第一设定电路 40的动作。各个AND电路50、 51中的一侧的输入成为H电平， 因此从AND电路50输出时钟信号SCLK作为时钟信号CLK，从AND电路51输出数据SDA作为数据DA。在移位寄存器52中依次 对在时钟信号CLK上升时输入的数据DA进行移位并保持。另 外，在从移位寄存器52输出的地址选择信号AO与地址译码器53 的规定地址 一 致的情况下，锁存电路5 4输出被输入到移位寄存 器5 2的数据D A之中在时间上较晚输入的n 2比特的设定数据D O 作为锁存数据LD。另一方面，在从移位寄存器52输出的地址选 择信号A O与地址译码器5 3的规定地址不 一 致的情况下，对锁存 电路54不输入解码信号DEC,因此，锁存数据LD不被更新。
接着，在使能信号CE为L电平的情况下，各个AND电路50、 51中的一侧的输入成为L电平。因而，从AND电路50、 51输出 的时钟信号CLK 、数据DA不依赖于被输入的时钟信号SCLK 、 数据SDA而成为L电平，在移位寄存器52中保持的数据不被更 新。因而，也不会从地址译码器53输出解码信号，因此，锁存 数据LD不^皮更新。
输出电路41中的第二设定电路60是如下电路在从锁存电 路54输入的n2比特的锁存数据LD之中将规定的n3比特的数据 作为第 一设定信号SET1而输出到立体声调制电路61,将规定的 n 4比特的数据作为第二设定信号S E T 2而输出到频率调制电路 62,将规定的n 5比特的数据作为第三设定信号SET 3而输出到功 率放大器63。此外，第一设定信号SET1、第二设定信号SET2、 第三设定信号SET3相当于本发明中的设定信号。
立体声调制电路61将从音乐再现装置(未图示)输入的声音 信号RIN、 LIN设为基于n3比特的第一设定信号SETl的电平之 后生成立体声合成信号SO。此外，在本实施方式的立体声调制 电路61中设为包含有衰减器(未图示)，该衰减器能够根据n3比 特的第一设定信号SET1来使声音信号RIN、 LIN的电平衰减。
频率调制电路62生成基于n4比特的第二设定信号SET2的频率的载波并利用来自立体声调制电路61的立体声合成信号 SO对载波进行调制。此外，在本实施方式中，将利用立体声合 成信号SO来进行调制的载波设为调制信号MOD。
功率放大器63是如下电路以基于n5比特的第三设定信号 SET3的》文大率对调制信号MOD的电力进4亍;改大，并作为输出信 号OUT从被连接在端子85上的天线(未图示)进行输出。
此外，如上所述，在本实施方式中，构成为能够设定立体 声调制电路61、频率调制电路62、功率放大器63的各个电路的 状态，但是不需要在每次锁存数据LD被更新时变更所有的电路 的状态。即，也可以变更立体声调制电路61、频率调制电路62、 功率放大器63之中一个或者两个电路的状态。具体地说，例如 在仅变更功率放大器63中的放大率的情况下，在锁存电路54中 将已保持的锁存数据LD之中对于第一设定信号SET1的n3比特 的数据、和对于第二设定信号S E T 2的n 4比特的数据不被变更而 仅是对于第三设定信号SET3的n5比特的数据被变更作为新锁 存数据LD而更新即可。
在此，说明本实施方式中的发送装置10的动作。
此外，在下面的本实施方式中，设为如下情形而进行说明 将移位寄存器52设为IO比特，将被输入到移位寄存器52的数据 之中在时间上较早输入的4比特设为地址选择信号AO,将在时 间上较晚输入的6比特设为设定数据DO。另外，在6比特的设定 数据DO之中，将相继地址选择信号AO而输入到移位寄存器52 的2个比特设为用于设定衰减器(未图示)的衰减量的数据，将接 下来的2个比特设为用于设定载波的频率的数据，将最后的2比 特设为用于设定功率放大器63的放大率的数据。
并且，将分配给地址译码器53的地址例如设为(1， 0， 1， 0), 下面，在本实施方式中设为第一地址数据AD1。另外，将对于衰减器(未图示)的期望的衰减量的数据例如设为(l， 1)，将对于
载波的期望的频率的数据设为例如(O, 1),将对于功率放大器63 的期望的放大率的数据例如设为(l， 0)。因而，在本实施方式中， 为了在立体声调制电路61、频率调制电路62、功率放大器63中 分别设定上述期望的数据，在第一设定电路40中，需要在时钟 信号SCLK上升时将数据(l, 0， 1, O)和数据(l, 1)、 (0， 1)、 (1, 0) 作为数据SDA依次输入到移位寄存器52。此外，在本实施方式 中，为了对立体声调制电路61、频率调制电路62、功率放大器 63的各电路进行期望的设定而依次输入的数据(1， 1)、 (0， 1)、 (1， O)汇总为第一数据Dl(l， 1， 0, 1, 1， 0)。
另外，如上所述，数据生成电路20通过反相器分别使输入 信号RIN、 LIN的电平翻转，设为时钟信号SCLK、数据SDA。 因而，为了在时钟信号SCLK上升时从数据生成电路20作为数据 SDA而输出第一地址数据ADl和第一数据Dl,在翻转后的时钟 信号SCLK下降时，需要将对第 一 地址数据AD1和第 一数据D1 的各比特进行翻转后的数据作为声音信号LIN而输入到数据生 成电路20。在本实施方式中，将使第一地址数据AD1的各比特 翻转后的数据(O， 1, 0， 1)设为第二地址数据AD2，将使第一数据 Dl的各比特翻转后的数据(O, 0， 1， 0, 0， 1)设为第二数据D2。
此外，在本实施方式中，在音乐再现电路(未图示)中预先 保存有设定用音乐文件，使得与作为声音信号RIN而输出的规 定时钟信号的下降同步地输出第二地址数据AD2和第二数据 D2作为声音信号LIN。
如在图2中示出的发送装置10中的主要信号的时序图所示 那样，首先，使用者操作外部开关(未图示)使得第一控制信号 C0NT1和使能信号CE都成为H电平。并且，读出被保存在音乐 再现装置(未图示)中的上述设定用音乐文件，并再现设定用音乐文件。其结果，对数据生成电路20分別输入作为声音信号RIN 的规定时钟信号、作为声音信号LIN的第二地址数据AD2和第 二数据D2。如上所述，数据生成电路20通过反相器分别使声音 信号RIN的电平和声音信号LIN的电平翻转。因而，与时钟信号 SCLK的上升同步地从数据生成电路20作为数据SDA输出第一 地址数据AD1和第一数据D1。另外，由于使能信号CE是H电平， 因此相继第一地址数据AD1，对第一设定电^各40中的移位寄存 器52依次输入第一数据D1。第一地址数据AD1被设定为与分配 给地址，泽码器53的地址一致，因此当第一地址数据AD1和第一 数据D1都被保持在移位寄存器52中时，地址译码器53输出解码 信号DEC。另外，移位寄存器52向锁存电路54输出第一数据D1 作为设定数据DO，锁存电路54在被输入解码信号DEC时，向输 出电路41的第二设定电路60输出第一数据D1作为锁存数据LD。 因而，第二设定电路60根据第一数据D1,将第一设定信号SET1、 第二设定信号SET2、第三设定信号SET3分别输出到立体声调制 电路61、频率调制电路62、功率放大器63,因此在上述各电路 中设定期望的状态。
接着，使用者操作外部开关(未图示)，使得第一控制信号 C0NT1和使能信号CE成为L电平。此外，在本实施方式中，预 先决定了第 一 地址数据A D1和第 一 数据D1的比特数和时钟信 号SCLK的周期，因此使用者在锁存数据LD被更新之后能够操 作外部开关(未图示)使得第 一控制信号C0NT1和使能信号CE 成为L电平。并且，使用者操作音乐再现装置(未图示)来选择保 存在音乐再现装置(未图示)中的期望的音乐文件，使得从音乐 再现装置(未图示)输出基于期望的音乐文件的声音信号RIN、 LIN。此时，第一控制信号C0NT1是L电平，因此数据生成电路 20的输出不依赖于声音信号RIN、 LIN的电平而成为H电平。并且，使能信号CE是L电平，因此在移位寄存器52中保持的数据 不会被更新，输出电路41的状态不会改变。其结果，输出电路 41利用与声音信号RIN、 LIN相应的立体声合成信号SO对期望 的频率的载波进行调制，向天线(未图示)输出期望的电平的输 出信号OUT。
由上述说明的结构构成的本实施方式的发送装置10从音 乐再现装置(未图示)输入作为声音信号RIN的规定时钟信号、以 及作为声音信号LIN的第二地址数据AD2和第二数据D2，由此 能够设定输入到FM发送电路21的声音信号RIN、 LIN的衰减量、 载波的频率、调制信号MOD的放大率。 一般，为了设定FM发 送电路中的上述频率等，需要微型计算机。另外，为了设定载 波的频率，例如日本特开2007-88657号公报所记载的那样，需 要具备用于设定载波的频率的设定装置、显示载波的频率的显 示画面(未图示)以及驱动显示画面的驱动电路等。本实施方式 的发送装置10与上述普通的发送装置相比，能够缩小安装面积。 另外，也不需要显示上述载波的频率的显示画面等，因此，还 能够降低成本。在本实施方式中具备开关SW1、 SW2，但是也 可以是如下结构不使用SW1、 SW2，例如将端子82与电源VCC 进行连接，将NMOS晶体管30、 31的源电极与接地GND进行连 接。在再现普通的音乐文件的情况下，作为声音信号RIN、 LIN 输出图2例示那样的数字信号的波形的可能性较低。因而，即使 在上述的不使用开关SW1、 SW2的结构的情况下，保持在锁存 电路54中的数据根据声音信号RIN、 LIN而被更新的可能性较 低，因此在输出电路41中的第二设定电路60中错误地设定数据 的可能性较低。
另外，在本实施方式的发送装置10中，在设定FM发送电路 21的载波的频率之后，操作外部开关(未图示)使得第一控制信号C0NT1成为L电平。因而，在再现音乐文件的情况下，从数 据生成电路20始终输出H电平的时钟信号SCLK和数据SDA，因 此能够使在锁存电路54中保持的数据被错误地更新的可能性非 常低。并且，当第一控制信号C0NT1成为L电平时，即使在再 现音乐文件的情况下，在由NMOS晶体管30和电阻32构成的反 相器、以及由NM0S晶体管31和电阻33构成的反相器中也不流 过电流，因此能够降低消耗电力。
另外，在本实施方式的FM发送电路21中，仅在地址译码器 53输出解码信号DEC的情况下，输出电路41的锁存数据LD被更 新。因而，例如即^吏在设为不具备开关SW1、 SW2而将端子82 连接在电源VCC并将NMOS晶体管30、 31的源电极连接在接地 GN D的结构的情况下、在本实施方式中错误操作开关S W1 、 S W 2 的情况下，输出电路41的第二设定电路的数据被错误设定的可 能性也变得较低。
另夕卜，本实施方式的发送装置10具备开关SW1，该开关SW1
能够通过操作外置开关(未图示)来变更使能信号CE的电平。因 而，例如，在用时钟信号SCLK、数据SDA、使能信号CE来设 定FM发送电路21的载波的频率的情况下、即通过普通的三线式 的数据通信来设定频率的情况下，使用者能够根据时钟信号 SCLK、数据SDA的输入而操作外部开关(未图示)来进行对应。
此外，上述实施例是使本发明容易理解的结构，不是用于 限定地解释本发明的结构。在不脱离其宗旨的范围内能够对本 发明进行变更、改进，并且在本发明中也包含其等价物。
例如，在本实施方式中的FM发送电路21中，使用者根据时 钟信号SCLK、数据SDA的输入而操作外部开关(未图示)，变更 使能信号CE,但是在普通的二线式的数据通信的情况下，对FM 发送电路21仅输入时钟信号SCLK和数据SDA。因而，仅在二线
17式的数据通信中使用F M发送电路21的情况下，只要设为时钟信 号S CLK和数据SDA被直接输入到移位寄存器5 2的结构即可。因 而，在发送装置10中，能够去掉开关SW1以及用于控制开关SW1 的外部开关(未图示)、和FM发送电路21中的AND电路50、 51、 端子82。此外，即使在去掉上述开关SW1等的情况下，也在时 钟信号SCLK和数据SDA被直接输入到移位寄存器52之后，当将 第 一 控制信号CONT1设为L电平时，时钟信号SCLK和数据SD A 都成为H电平，因此能够减少对移位寄存器52输入错误数据的 可能性。
另外，在本实施方式的发送装置10中，仅将FM发送电路21 设为集成电路，但是也可以将数据生成电路20和开关SW1集成 化。另外，在集成了数据生成电路20和开关SW1的情况下，能 够减少端子80、 81。
另外，本实施方式的输出电路41构成为根据锁存数据LD来 设定立体声调制电路61中的衰减器(未图示)的衰减量、频率调 制电路62中的载波的频率、功率放大器63的放大率，但是并不 限定于此。例如，也可以使输出电路41构成为包含将与基准电 流相应的偏置电流提供给构成输出电路41的各电路的偏置电流 电路(未图示)，根据锁存数据LD来设定偏置电流电路(未图示) 的基准电流值。在这种情况下，例如，当第二设定电路60根据 锁存数据L D进行设定使得基准电流的值成为零时，能够抑制输 出电路41的消耗电流。另外，也可以构成为第二设定电路60能 够根据锁存数据LD将从立体声调制电路61输出的立体声合成 信号SO从立体声信号变更为单声道信号。
另外，本实施方式的立体声调制电路61的衰减器(未图示) 根据锁存数据LD使被输入的声音信号RIN、 LIN的电平一起衰 减，但是，例如也可以设置两个衰减器(未图示)即第一衰减器(未图示)、第二衰减器(未图示)，根据锁存数据LD来仅变更所 设置的两个衰减器中的一个衰减器的衰减量，使得能够分别使 声音信号RIN、 LIN的电平衰减。
另外，如上所述，本实施方式的音乐再现装置(未图示)再 现所保存的设定用音乐文件，由此与作为声音信号RIN输出的 规定时钟信号的上升同步地输出第二地址数据AD2和第二数据 D2作为声音信号LIN。然而，还存在如下音乐再现装置即使 在再现上述设定用音乐文件的情况下，代替期望的第二地址数 据AD2以及第二数据D2而输出翻转的第 一地址数据和第 一数 据D1、以及翻转的声音信号RIN。也就是说，当再现设定用音 乐文件时，存在音乐再现装置输出期望的逻辑数据等的情况、 和输出使期望的逻辑反转的逻辑数据等的情况。此外，在此， 将当再现设定用音乐文件时输出期望的逻辑数据的音乐再观装 置设为正逻辑输出的音乐再现装置，将输出使期望的逻辑翻转 的数据的音乐再现装置设为负逻辑输出的音乐再现装置。因而， 在使用者使用的音乐再现装置为负逻辑输出的音乐再现装置的 情况下，与作为声音信号RIN输出规定时钟信号的上升同步地 在移位寄存器52中取入声音信号LIN的翻转数据。因此，在为 了更新锁存数据L D而再现设定用音乐文件的情况下，也不会输 入分配给地址译码器53的第一地址数据AD1，锁存数据LD不会 被更新。因此，也可以代替上述的设定用音乐文件而使用能够 正逻辑输出和负逻辑输出的音乐再现装置对应的数据的设定用 音乐文件。下面，参照图3、图4来说明使用了这种设定用音乐 文件时的发送装置10的动作。
图3是正逻辑输出的音乐再现装置再现上述设定用音乐文 件时的波形的一例。此外，在此，将正逻辑输出的音乐再现装 置所输出的右侧的声音信号设为声音信号RIN1,将左侧的声音信号设为声音信号LIN1。另外，在此，当再现设定用音乐文件 时，依次输出与正逻辑输出对应的数据、与负逻辑输出对应的 数据。首先，与作为声音信号RIN1输出的规定时钟信号的下降 同步地，正逻辑输出的音乐再现装置输出作为与正逻辑输出对 应的数据的第二地址数据AD2和第二数据D2。然后，与作为声 音信号RIN1输出的规定时钟信号的上升同步地，正逻辑输出的 音乐再现装置输出作为与负逻辑输出对应的数据的第 一地址数 据AD1和第一数据D1。声音信号RIN1、 LIN1成为在数据生成电 路20中翻转的时钟信号SCLK和数据SDA。因而，与时钟信号 S C L K的上升同步地，对移位寄存器5 2输入第 一 地址数据A D1 和第一数据Dl,与时钟信号SCLK的上升同步地，对移位寄存 器52输入声音信号LIN1的翻转数据。然而，如上所述，分配给 地址数据53的地址是第一地址数据AD1，因此，其结果，根据 与正逻辑输出对应的数据，仅是第 一数据D1被保存到锁存电路 54。也就是说，基于与负逻辑输出对应的数据的声音信号LIN1 的翻转数据不会被取入到锁存电路54。
图4是负逻辑输出的音乐再现装置对能够输出分别与正逻 辑输出和负逻辑输出的音乐再现装置对应的数据的设定用音乐 文件进行再现时的波形的一例。此外，在此，将负逻辑输出的 音乐再现装置所输出的右侧的声音信号设为声音信号RIN 2,将 左侧的声音信号设为声音信号LIN2。当再现上述设定用音乐文 件时，负逻辑输出的音乐再现装置输出翻转了声音信号RIN1、 LIN1的逻辑的声音信号RIN2、 LIN2。也就是说，首先，从音乐 再现装置输出与规定时钟信号的上升同步的第一地址数据AD1 和第一数据D1作为与正逻辑输出对应的数据。然后，从音乐再 现装置输出与规定时钟信号的下降同步的第二地址数据AD2和 第二数据D2作为与负逻辑输出对应的数据。因此，首先，与时
20钟信号SCLK的上升同步地，对移位寄存器52输入声音信号 LIN2的翻转数据。然后，与时钟信号SCLK的上升同步地，对 移位寄存器52输入第一地址数据AD1和第一数据D1。其结果， 仅是基于与负逻辑输出对应的数据的第一数据D1被保存到锁 存电路54。另一方面，基于与正逻辑输出对应的数据的声音信 号LIN2的翻转数据不被取入到锁存电路54。这样，通过使用分 别与正逻辑输出和负逻辑输出的音乐再现装置对应的设定用音 乐文件，即使在使用了正逻辑输出和负逻辑输出中的任一个音 乐再现装置的情况下，也能够可靠地更新锁存数据LD。
权利要求
1.一种声音信号处理电路，其特征在于，具备保持电路，其被输入时钟信号以及与上述时钟信号相应的设定数据，并保持上述设定数据；处理电路，其对并列输入的第一声音信号和第二声音信号中的至少任一个信号实施基于上述保持电路的上述设定数据的处理；以及设定数据输出电路，其根据与上述时钟信号相应的上述第一声音信号，将上述时钟信号输出到上述保持电路，并且根据与上述设定数据相应的上述第二声音信号，将上述设定数据输出到上述保持电路。
2. 根据权利要求l所述的声音信号处理电路，其特征在于， 上述处理电路包括信号处理电路，其对上述第一声音信号和上述第二声音信 号中的至少任一个信号进行处理；以及设定电路，其用于根据上述保持电路的上述设定数据对上 述信号处理电路的动作进行控制。
3. 根据权利要求1或2所述的声音信号处理电路，其特征在于，上述设定数据输出电路包括输出电路，其能够将与上述第一声音信号的电平相应的第 一输出信号、以及与上述第二声音信号的电平相应的第二输出 信号输出到上述保持电路；以及控制电路，其控制上述输出电路，使得当与上述时钟信号 相应的上述第一声音信号以及与上述设定数据相应的上述第二 声音信号被并列地输入到上述输出电路时，在成为一方逻辑电 平的选择信号为上述一方逻辑电平的情况下，将上述第一输出 信号和上述第二输出信号输出到上述保持电路，在上述选择信号为另一方逻辑电平的情况下，不将上述第一输出信号和上述 第二输出信号输出到上迷保持电路。
4. 根据权利要求1或2所述的声音信号处理电路，其特征在于，上述保持电路在根据上述时钟信号而输入的地址数据与规 定地址数据 一 致的情况下保持上述设定数据，上述设定数据输出电路根据与上述时钟信号相应的上述第 一声音信号，将上述时钟信号输出到上述保持电路，并且根据 与上述地址数据相应的上述第二声音信号，将上述地址数据输 出到上述保持电路之后，进一 步根据与上述时钟信号相应的上 述第一声音信号，将上述时钟信号输出到上述保持电路，并且 根据与上述设定数据相应的上述第二声音信号，将上述设定数 据输出到上述保持电路。
5. 根据权利要求3所述的声音信号处理电路，其特征在于， 上述保持电路在根据上述时钟信号而输入的地址数据与规定地址数据 一 致的情况下保持上述设定数据，上述设定数据输出电路根据与上述时钟信号相应的上述第 一声音信号，将上述时钟信号输出到上述保持电路，并且根据 与上述地址数据相应的上述第二声音信号，将上述地址数据输 出到上述保持电路之后，进一 步根据与上述时钟信号相应的上 述第一声音信号，将上述时钟信号输出到上述保持电路，并且 根据与上述设定数据相应的上述第二声音信号，将上述设定数 据输出到上述保持电路。
6. 根据权利要求1或2所述的声音信号处理电路，其特征在于，上述保持电路在被输入的指示信号为 一 方逻辑电平的情况 下能够对上述设定数据进行更新，还具备更新控制电路，该更新控制电路在与上述时钟信号 相应的上述第一声音信号被输入到上述设定数据输出电路时， 在成为一方逻辑电平的更新控制信号为上述一方逻辑电平的情 况下，输出上述一方逻辑电平的上述指示信号，在上述更新控 制信号为另 一方逻辑电平的情况下，输出上述另 一方逻辑电平 的上述指示信号。
7. 根据权利要求3所述的声音信号处理电路，其特征在于， 上述保持电路在被输入的指示信号为 一 方逻辑电平的情况下能够对上述设定数据进行更新，还具备更新控制电路，该更新控制电路在与上述时钟信号 相应的上述第一声音信号被输入到上述设定数据输出电路时， 在成为一方逻辑电平的更新控制信号为上述一方逻辑电平的情 况下，输出上述一方逻辑电平的上述指示信号，在上述更新控 制信号为另一方逻辑电平的情况下，输出上述另一方逻辑电平 的上述指示信号。
8. 根据权利要求4所述的声音信号处理电路，其特征在于， 上述保持电路在被输入的指示信号为 一 方逻辑电平的情况下能够对上述设定数据进行更新，还具备更新控制电路，该更新控制电路在与上述时钟信号 相应的上述第 一 声音信号被输入到上述设定数据输出电路时， 在成为一方逻辑电平的更新控制信号为上述一方逻辑电平的情 况下，输出上述一方逻辑电平的上述指示信号，在上述更新控 制信号为另 一方逻辑电平的情况下，输出上述另 一方逻辑电平 的上述指示信号。
9. 根据权利要求5所述的声音信号处理电路，其特征在于， 上述保持电路在被输入的指示信号为 一 方逻辑电平的情况下能够对上述设定数据进行更新，还具备更新控制电路，该更新控制电路在与上述时钟信号 相应的上述第 一 声音信号被输入到上述设定数据输出电路时， 在成为一方逻辑电平的更新控制信号为上述一方逻辑电平的情 况下，输出上述一方逻辑电平的上述指示信号，在上述更新控 制信号为另 一方逻辑电平的情况下，输出上述另 一方逻辑电平 的上述指示信号。
全文摘要
提供一种能够对被输入的声音信号的处理进行设定的、安装面积较小的声音信号处理电路。该声音信号处理电路的特征在于，具备保持电路，其被输入时钟信号以及与时钟信号相应的设定数据，并保持设定数据；处理电路，其对并列输入的第一声音信号和第二声音信号实施基于保持电路的设定数据的处理；以及设定数据输出电路，其根据与时钟信号相应的第一声音信号，将时钟信号输出到保持电路，并且根据与设定数据相应的第二声音信号，将设定数据输出到保持电路。
文档编号H04B1/04GK101540617SQ20081017369
公开日2009年9月23日 申请日期2008年11月7日 优先权日2007年11月7日
发明者小渕雅宏, 小田岛彻, 新籾雅士 申请人:三洋电机株式会社;三洋半导体株式会社