用于输出缓冲器的放大器、信号处理设备和放大器电路的制造方法与工艺

用于输出缓冲器的放大器、信号处理设备和放大器电路本申请要求于2012年3月21日在韩国知识产权局提交的第10-2012-0028962号韩国专利申请的权益，该申请的公开通过引用完全包含于此。技术领域示例实施例涉及一种放大器，更具体地讲，涉及一种用于输出缓冲器的放大器和使用该放大器的信号处理设备。

背景技术：
运算放大器是用于信号处理设备中的输出缓冲器的放大器的示例。运算放大器具有两个输入端和一个输出端，将施加到第一输入端和第二输入端的电压之间的电压差放大，并输出放大的电压差。由于信号处理设备的驱动频率增大，提高用于输出缓冲器的放大器的转换速率(slewrate)的研究会是有用的。

技术实现要素：
根据一些实施例，本公开提供了一种用于输出缓冲器的放大器，所述放大器可通过采用自适应型自偏置电路提高放大器的转换速率。本公开还提供了一种使用用于输出缓冲器的放大器的信号处理设备，所述放大器可通过采用自适应型自偏置电路提高放大器的转换速率。根据一个实施例，提供了一种用于输出缓冲器的放大器，所述放大器包括：运算放大器，包括第一输入端、第二输入端和输出端，运算放大器被构造为产生输入偏置电流，对施加到第一输入端和第二输入端的信号之间的电压差进行放大，并输出放大的电压差；自偏置电路，连接到第一输入端和第二输入端，自偏置电路被构造为当施加到第一输入端和第二输入端的信号之间的电压差等于或大于预定电压时产生第一电流路径和第二电流路径，在第一电流路径或第二电流路径上产生尾电流，将产生的尾电流加入到运算放大器的输入偏置电流中，其中，第二输入端连接到输出端。如果施加到第一输入端和第二输入端的信号之间的电压差小于预定电压，则第一电流路径和第二电流路径可均为断开的。自偏置电路可通过使用电流镜电路将在第一电流通路或第二电流通路上产生的尾电流加入到运算放大器的输入偏置电流中。根据另一实施例，提供了一种信号处理设备，所述信号处理设备包括：数字至模拟转换器(DAC)，构造为将数字图像信号转换成模拟图像信号；用于输出缓冲器的放大器，构造为对模拟图像信号进行放大并将放大的模拟图像信号提供给显示面板，其中，所述放大器包括：运算放大器，包括第一输入端、第二输入端和输出端，运算放大器被构造为产生输入偏置电流，对施加到第一输入端和第二输入端的信号之间的电压差进行放大，并输出放大的电压差；自偏置电路，连接到第一输入端和第二输入端，自偏置电路被构造为当施加到第一输入端和第二输入端的信号之间的电压差等于或大于预定电压时产生第一电流路径和第二电流路径，在第一电流通路或第二电流通路上产生尾电流，将产生的尾电流加入到运算放大器的输入偏置电流中，其中，第二输入端连接到输出端。根据又一实施例，提供了一种用于半导体装置的放大器电路。所述放大器电路包括：运算放大器，包括输入电路和输出端，输入电路包括第一输入端、第二输入端、第一节点和第二节点，运算放大器被构造为对施加到第一输入端的第一输入电压和施加到第二输入端的第二输入电压之间的电压差进行放大，并被构造为通过输出端输出放大的电压差；第一自偏置电路，连接到第一输入端、第二输入端、第一节点和第二节点，第一自偏置电路被构造为当施加到第二输入端的第二输入电压大于施加到第一输入端的第一输入电压时产生第一电流通路；第二自偏置电路，连接到第一输入端、第二输入端、第一节点和第二节点，第二自偏置电路被配置为当施加到第一输入端的第一输入电压大于施加到第二输入端的第二输入电压时产生第二电流通路，其中，第二输入端连接到输出端。附图说明通过下面结合附图进行的详细描述，示例性实施例将更清楚地被理解，在附图中：图1是根据一个实施例的显示系统的结构的框图；图2示出根据示例性实施例的图1中示出的源极驱动器的结构；图3示出根据示例性实施例的图2中示出的输出缓冲器电路的结构；图4示出根据一个实施例的图3中示出的用于输出缓冲器电路的放大器的结构；图5是根据一个实施例的图4中示出的运算放大器的结构的框图；图6是根据一个实施例的图5中示出的放大电路的详细的框图；图7示出根据一个实施例的图4中的运算放大器的详细的电路结构；图8是根据一个实施例的图4中示出的自偏置电路的结构的框图；图9示出了根据一个实施例的图4中的自偏置电路的详细的电路结构，所述自偏置电路连接到图4中的运算放大器的输入电路；图10A至图10D示出了在图9中的电路中产生的主信号(primarysignal)的示例性波形；图11示出根据另一实施例的图4中的自偏置电路的详细的电路结构，所述自偏置电路连接到图4中的运算放大器的输入电路；图12A至图12D示出了在图11中的电路中产生的主信号的示例性波形。具体实施方式将参照附图更充分地描述本公开的示例实施例。然而，本公开可以以很多不同的形式实施，并不应该被解释为限于在此阐述的实施例。相同的标号表示相同的元件。在附图中，为了便于解释，与元件的实际尺寸相比可能会放大这些元件，并且这些元件的比例可能会夸大或缩小。这里使用的术语仅出于描述具体实施例的目的，而并不意图限制本公开。如这里所使用的，除非上下文明确另外指出，否则单数形式也意图包括复数形式。还将理解的是，当在说明书中使用术语“包含”或“包括”时，说明存在所述特征、区域、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、区域、整体、步骤、操作、元件、组件和/或它们的组。将理解的是，尽管在此参照本公开的元件可使用术语第一、第二、A、B等，但是这些元件并不应该被解释为受到这些术语的限制，除非上下文另外指明。例如，在不脱离本公开的范围的情况下，第一元件可被命名为第二元件，第二元件可被命名为第一元件。这里，术语“和/或”包括一个或多个所指事物的任意组合和全部组合。除非另外定义，否则这里使用的所有术语(包括技术术语和科技术语)具有与本发明所属领域的普通技术人员所通常理解的意思相同的意思。将进一步理解，除非这里明确定义，否则术语例如在通用的字典中定义的术语应该被解释为具有与相关领域的上下文中它们的意思相同的意思，而不是理想地或者过于正式地解释它们的意思。图1示出了根据一个实施例的显示系统1000的结构。如图1所示，显示系统1000包括时序控制器110、源极驱动器120、栅极驱动器130和显示面板140。例如，显示面板140可为液晶显示(LCD)面板。时序控制器110产生控制源极驱动器120和栅极驱动器130所使用的控制信号，并处理从外部接收的图像数据，以将处理的图像数据发送到源极驱动器120。源极驱动器120可接收时序控制器110提供的图像数据，可产生与接收的图像数据对应的模拟灰度级信号，并可将模拟灰度级信号输出到显示面板140的源极线Y1至Yn。响应于时序控制器110提供的控制信号，栅极驱动器130顺序地启用(enable)显示面板140的栅极线G1至Gm。因此，在显示面板140的启用的栅极线G1至Gm布置的多个液晶单元中的每个液晶单元中，根据施加到源极线Y1至Yn的模拟灰度级信号的电压来调节液晶的光学性能，从而可显示图像。图2示出根据示例性实施例的图1中示出的源极驱动器120的结构。如图2所示，源极驱动器120包括移位寄存器电路210、数据锁存电路220、数字至模拟转换器(DAC)230和输出缓冲器电路240。移位寄存器电路210控制多条数字图像数据DATA顺序存储在数据锁存电路220中的时间。响应于时钟信号HCLK，移位寄存器电路210使接收的水平开始信号DIO移位。响应于水平开始信号DIO，数据锁存电路220接收并存储从时序控制器110(见图1)传输的数字图像数据DATA。当完成对应于一条水平线的图像数据DATA的存储时，响应于输出控制信号CLK1，数据锁存电路220可输出图像数据DATA。DAC230接收从数据锁存电路220输出的数字图像数据DATA，并且响应于输出控制信号CLK1输出与数据图像数据DATA对应的模拟灰度级信号。输出缓冲器电路240对DAC230输出的模拟灰度级信号进行缓冲，并输出缓冲的模拟灰度级信号。图3示出根据示例性实施例的图2中示出的输出缓冲器电路240的结构。如图3所示，输出缓冲器电路240可包括用于输出缓冲器的放大器310A和310B、输出控制开关SO1和SO2、共享开关SCS1至SCS4、电阻器Resd1和Resd2以及二极管D1至D4。将被施加到显示面板140的第一数据线(见图1)的灰度级电压作为输入电压Vin1被施加到用于输出缓冲器的放大器310A。用于输出缓冲器的放大器310A对输入电压Vin1进行缓冲并输出缓冲的输入电压Vin1作为第一驱动电压Vout1。将被施加到显示面板140的第二数据线(见图1)的灰度级电压作为输入电压Vin2被施加到用于输出缓冲器的放大器310B。用于输出缓冲器的放大器310B对输入电压Vin2进行缓冲，并输出缓冲的输入电压Vin2作为第二驱动电压Vout2。输出缓冲器电路240通过使用具有良好的电流驱动能力的放大器310A和310B来执行缓冲操作，从而当流经负载(例如，显示面板140的数据线和像素电容器)的负载电流增大时，输出缓冲器电路240可以以预定的电压电平提供输出信号。输出控制开关SO1和SO2是用于控制输出信号从用于输出缓冲器的放大器310A或310B到显示面板140的第一数据线或第二数据线的供应的开关。共享开关SCS1至SCS4形成电荷共享路径。电荷共享功能允许显示面板140的数据线在将被驱动的栅极线(即，将被显示的线)改变时临时相互连接，并允许数据线共享电荷。因此，可减少驱动数据线的放大器310A和310B的驱动负担。电阻器Resd1和Resd2是保护内部器件免于静电的元件。当高电压被施加到输出端Y1和Y2时，二极管D1至D4也是保护内部器件免于静电的元件。图4示出根据一个实施例的图3中示出的输出缓冲器电路240的放大器310A或310B的结构。然而，图4中示出的放大器310A或310B不限于被应用于源极驱动器，而可应用于各种电子装置(例如，稳压器、功率放大器、各种驱动器电路等)的输出缓冲器。如图4所示，根据本实施例的放大器310A或310B可包括自偏置电路410和运算放大器420。自偏置电路410可包括分别连接到运算放大器420的第一输入端IN1和第二输入端IN2的第一电流路径和第二电流路径。当施加到第一输入端IN1和第二输入端IN2的信号之间的电压差等于或大于预定电压(例如，V＝Vthn+|Vthp|,Vthn＝“NMOS晶体管”或连接到第一输入端IN1的“NMOS晶体管”的阈值电压，Vthp＝“PMOS晶体管”或连接到第二输入端IN2的“PMOS晶体管”的阈值电压)时，自偏置电路410在第一电流路径或第二电流路径上产生尾电流，并将产生的尾电流传输到运算放大器420。运算放大器420可包括第一输入端IN1、第二输入端IN2和输出端OUT。运算放大器420基于添加有从自偏置电路410传输的尾电流的偏置电流对施加到第一输入端IN1和第二输入端IN2的信号之间的电压差进行放大，并将放大的电压差输出到输出端OUT。用于输出缓冲器的放大器310A或310B的运算放大器420的第二输入端IN2可连接到输出端OUT。图5是根据一个实施例的图4中示出的运算放大器420的结构的框图。如图5所示，运算放大器420可包括输入电路510、放大电路520和输出电路530。输入电路510基于添加有从自偏置电路410传输的尾电流的偏置电流输出施加到第一输入端IN1和第二输入端IN2的信号之间的电压差引起的差分电流。输入电路510的第二输入端IN2连接到输出电路530的输出端OUT。因此，输入电路510输出由施加到第一输入端IN1的输入电压Vin和施加到第二输入端IN2的输出电压Vout之间的电压差引起的差分电流。例如，第一输入端IN1可为正端(+)，第二输入端IN2可为负端(-)。可选择地，第一输入端IN1可为负端(-)，而第二输入端IN2可为正端(+)。放大电路520将从输入电路510输出的差分电流相加，对由相加的差分电流引起的电压进行放大。输出电路530将从放大电路520输出的输出电压Vout输出到输出端OUT。图6根据一个实施的是图5中示出的放大电路520的详细的框图。如图6所示，放大电路520可包括电流加法电路520A、浮动电流源520B和AB类(class-AB)控制电路520C。电流加法电路520A对从输入电路510的两对差分晶体管输出的差分电流进行相加。浮动电流源520B控制放大电路520以通过接收偏置电压来产生预定偏置电流。AB类控制电路520C增大运算放大器420的增益。现在将描述包括在图4中示出的用于输出放大器的放大器310A或310B中的运算放大器420的详细电路图。图7示出根据一个实施例的图4中的运算放大器420的详细的电路结构。输入电路510(见图5)是折叠级联式运算跨导放大器(OTA)。折叠级联式OTA将电压差转换成电流并传输该电流。输入电路510可包括PMOS晶体管MP1、MP2和MP3以及NMOS晶体管MN...