专利名称：基于fifo的台标机中动画实现的系统的制作方法
技术领域：
本发明涉及一种数字视频信号处理技术，特别是一种台标机中的动画实现的系 统。
背景技术：
台标机中的台标分为两种，一种是静止的图像，另一种就是动画。由于动画形式的 台标更具趣味性和丰富的表现形式而越来越受用户的青睐。在台标机中动画的实现方法主要是使用专用的实现动画的芯片来完成，例如飞利 浦公司的PNX1300系列。使用这类芯片完成动画的连接框图如图1所示。这类专用的芯片可以很好的完成动画处理，但是应用起来比较复杂，价格也比较 高，因此在产品成本和应用难度之间需要权衡，这样也让这项技术在某些领域中受到了限 制。
发明内容
为解决现有技术应用上的局限，本发明提供了一种控制灵活，低成本的基于FIFO 的台标机中动画实现的系统。本发明的技术方案如下该系统建立在FPGA芯片及相关的外围芯片基础上，包括 FPGA 芯片，NOR FLASH 芯片，两个视频帧存芯片 FRAME MEMORY (ODD)、FRAME MEMORY (EVEN)； 所述的FPGA芯片连接在NOR FLASH芯片和两个视频帧存芯片之间，所述的FPGA芯片主要 完成数字信号的处理以及动画播放的时序，所述的NOR FLASH芯片主要完成动画帧的存储， 所述的两个视频帧存芯片主要配合FPGA完成动画播放的时序。动画数据以帧为单位存储在NOR FLASH芯片中，动画可由用户自己制作，通过 FPGA烧写到NOR FLASH芯片中，在动画显示过程中，FPGA将N0RFLASH芯片中的动画帧按一 定的顺序读取出来并存储到两个视频帧存芯片中，FPGA在需要显示动画的时间内将动画帧 从两个视频帧存芯片读取出来送到视频并串转换芯片中，在不需要显示动画的时间内进行 动画帧的更新。本发明的有益效果与现有技术相比具有控制简单，灵活，成本低的优点。
下面结合附图和具体实施方式
对本发明作进一步说明。图1是使用PNX1300系列完成动画的连接芯片框图。图2是本发明动画实现的系统芯片连接框图。图3是本发明动画帧显示和更新的时序关系图。
具体实施例方式如图2所示的基于FIFO的台标机中动画实现的系统，该系统建立在FPGA芯片及相关的外围芯片基础上，包括FPGA芯片，NOR FLASH芯片，两个视频帧存芯片FRAME MEMORY (ODD)、FRAME MEMORY (EVEN)；所述的FPGA芯片连接在NOR FLASH芯片和两个视频帧 存芯片之间，所述的FPGA芯片主要完成数字信号的处理以及动画播放的时序，所述的NOR FLASH芯片主要完成动画帧的存储，所述的两个视频帧存芯片主要配合FPGA完成动画播放 的时序。动画数据以帧为单位存储在NOR FLASH芯片中，动画可由用户自己制作，通过 FPGA烧写到NOR FLASH芯片中，在动画显示过程中，FPGA将N0RFLASH芯片中的动画帧按一 定的顺序读取出来并存储到两个视频帧存芯片中，FPGA在需要显示动画的时间内将动画帧 从两个视频帧存芯片读取出来送到视频并串转换芯片中，在不需要显示动画的时间内进行 动画帧的更新。视频画面的台标需要在视频画面的某个区域加以显示，标清台标的大小要求在72 行之内，每行的像素点不超过90个，高清台标的大小要求在135行之内，每行的像素点不超 过240个。在PAL制中标清图像的每帧数据为625行，每行的像素点数为864个，IOSOi的 高清标准中每帧图像数据为1125行，每行的像素点数为2640个。本实施例得到动画帧显 示和更新的时序关系如图3所示。图3中CLK为时序设计的主时钟，FIELD为视频流中的场信号，V信号表示视频流 中的消隐区和有效视频信号区，EN_WR_E为偶场帧存写使能信号，EN_WR_0为奇场帧存写使 能信号，EN_RD为帧存读使能信号。台标机中的动画台标一般为几秒钟的动画，一个8秒 钟的动画需要200帧的图像来完成，将200帧的图像依次嵌入到每帧视频流中的有效视频 的某个区域就形成了动画台标。使用两个视频帧存芯片分别存储奇场帧(ODD)和偶场帧 (EVEN)，依据EN_WR_E和EN_WR_0两个使能信号进行乒乓操作，在时间上给图像帧的更新带 来更多的富余，从而降低了 NOR FLASH芯片读操作的时间要求。本发明不局限于上述实施例，任何在本发明披露的技术范围内的等同构思或者改 变，均列为本发明的保护范围。
权利要求
一种基于FIFO的台标机中动画实现的系统，其特征在于该系统建立在FPGA芯片及相关的外围芯片基础上，包括FPGA芯片，NOR FLASH芯片，两个视频帧存芯片FRAME MEMORY(ODD)、FRAME MEMORY(EVEN)；所述的FPGA芯片连接在NOR FLASH芯片和两个视频帧存芯片之间，所述的FPGA芯片主要完成数字信号的处理以及动画播放的时序，所述的NOR FLASH芯片主要完成动画帧的存储，所述的两个视频帧存芯片主要配合FPGA完成动画播放的时序；动画数据以帧为单位存储在NORFLASH芯片中，通过FPGA烧写到NOR FLASH芯片中，在动画显示过程中，FPGA将NOR FLASH芯片中的动画帧按一定的顺序读取出来并存储到两个视频帧存芯片中，FPGA在需要显示动画的时间内将动画帧从两个视频帧存芯片读取出来送到视频并串转换芯片中，在不需要显示动画的时间内进行动画帧的更新。
全文摘要
一种基于FIFO的台标机中动画实现的系统，动画数据以帧为单位存储在NOR FLASH芯片中，通过FPGA烧写到NOR FLASH芯片中，在动画显示过程中，FPGA将NOR FLASH芯片中的动画帧按一定的顺序读取出来并存储到两个视频帧存芯片中，FPGA在需要显示动画的时间内将动画帧从两个视频帧存芯片读取出来送到视频并串转换芯片中，在不需要显示动画的时间内进行动画帧的更新。本发明与现有技术相比具有控制简单，灵活，成本低的优点。
文档编号H04N5/262GK101924882SQ20101021066
公开日2010年12月22日 申请日期2010年6月26日 优先权日2010年6月26日
发明者徐天赐, 程鹏 申请人:大连捷成实业发展有限公司