专利名称：计算幅度调制信号接收信噪比的电路的制作方法
技术领域：
本发明涉及数字信号传输领域，特别是涉及一种计算幅度调制信号接收信噪比的电路。
背景技术：
幅度调制是常用的信号调制方式，而信噪比的计算是各类产品，比如AM(调幅)收音机，非接卡等一切具有AM接收功能的产品普遍需要实现的功能。目前计算幅度调制信号信噪比的方法包括:用数据中一部分已知的信息比如固定的同步帧头，或已知的一定格式的数据包头，计算接收信号中幅度调制信号的信噪比。
发明内容
本发明要解决的技术问题是提供一种计算幅度调制信号接收信噪比的电路，无需知道发送信息，就能计算出接收信号中幅度调制信号信噪比。为解决上述技术问题，本发明的计算幅度调制信号接收信噪比的电路，包括:一计数器，按照幅度调制信号的频率信号sig_freq的采样周期进行计数，频率信号sig_freq的采样信号sig_freq_samp为该计数器的输入脉冲信号，其周期等于采样周期，计数周期为2N+1，其中N为正整数；所述计数器有三个输出信号，分别为输出信号stateO,输出信号statel,输出信号state2 ;当所述计数器的计数值小于2N时，输出信号stateO为I,输出信号statel和输出信号state2为O ;当所述计数器的计数值大于2N小于2N+1时，输出信号statel为I,输出信号stateO和输出信号state2为O ;当所述计数器的计数值等于2N+1时，输出信号state2为1，输出信号stateO和输出信号statel为O ;当所述计数器I的计数值在O 2n_1之间时，表示所述电路在计算平均值；当所述计数器I的计数值在2n 2n+1-1之间时，表示所述电路在计算均方差；—第一累加器，用于有符号数的累加，其输入信号是幅度调制信号的频率信号sig_freq,输出信号为sum_freq ;该第一累加器受所述计数器的输出信号stateO, state2控制，当计数器的输出信号stateO = I时，对其输入信号进行累加，得到输入频率信号sig.freq的和；当计数器的输出信号stateO = O时，保持累加结果；当计数器的输出信号state2 = I时,对第一累加器2清O ;一减法模块，其一个输入端输入幅度调制信号的频率信号Sig_freq，作为被减数；另一个输入端与所述第一累加器相连接，输入第一累加器的输出信号sum_freq,作为减数；其输出信号为err_freq ；一取绝对值模块，其输入端与所述减法模块的输出端相连接，其输出信号为err_freq_abs,用于计算均方差所用的绝对值；—第二累加器，其输入端与所述取绝对值模块的输出端相连接，其输出信号为sum_err_freq_abs ;该第二累加器受所述计数器输出信号statel、输出信号state2控制；当计数器输出信号statel = I时,对输入信号累加；当计数器输出信号statel = O时,保持累加结果；当计数器输出信号state2 = I时，对第二累加器清O ;—第一除法模块,其一个输入端与所述第一累加器的输出端相连接，输入第一累加器的输出信号sum_freq,作为被除数；另一个输入端与所述第二累加器的输出端相连接，输入第二累加器的输出信号sum_err_freq_abs,作为除数,其输出信号为snr_est ;用于信噪比的除法运算，得到经过仿真计算的信噪比snr_est ；一查找表模块，其输入端与所述除法模块相连接，输入第一除法模块的输出信号snr_est,其输出信号为est_err ;该查找表模块用于记录和输出，仿真时信道上加上的已知信噪比和经过仿真计算得到的信噪比snr_est之间的差值；—加法器,其一个输入端与所述除法模块的输出端相连接，另一个输入端与查找表模块的输出端相连接；其输出信号为snr_Cal ;用于补偿经过仿真计算得到的信噪比snr_est与实际结果的差；一第二除法模块，其一个输入端与所述加法器的输出端相连接，作为被除数；另一个输入端输入一个常数，作为除数；用于对信噪比中作为信号能量的频率信号做归一化处理；—寄存器，其输入端与所述第二除法模块的输出端相连接，该寄存器输出信号snr_o即为接收信号的信噪比；所述寄存器受计数器输出信号state2控制；当计数器输出信号state2 = I时，输出信号snr_o变为第二除法模块的输出snr_t ;当计数器输出信号state2 = O时，输出信号snr_o保持不变；用于保证只有在所述电路的所有计算结束后，寄存器的输出才会改变。由于在理想幅度调制信号中，频率是不变的；因此，本发明的核心思想是通过把调制信号频率的标准差看作是接收的噪声能量，把频率的平均值看作接收的信号能量，来直接计算信号带宽内幅度调制信号的接收信噪比。其中标准差的计算简化为计算差值之后取绝对值的累加。这样计算出来的信噪比跟用白噪声信道仿真出来的信噪比存在一个正向关系。如果需要准确的信噪比，可以把以上计算出来的信噪比加上一个误差值来得到。这里的误差值是指经过仿真，对比仿真时加在信道上的真正信噪比(已知信噪比)，与按本发明的电路计算的信噪比之间的误差。因此，本发明无需知道发送信息，就能计算出接收信号中幅度调制信号信噪比，而目前的AM接收器的SNR(信噪比)计算都需要知道发送的具体信息才能做。但是有些应用比如AM收音机，接收器是无法预先知道AM发送电台发送的信息的，这样用传统方法就无法计算SNR值。
下面结合附图与具体实施方式
对本发明作进一步详细的说明:附图是计算幅度调制信号接收信噪比的电路原理框图。
具体实施例方式附图是所述计算幅度调制信号接收信噪比的电路一实施例原理框图，包括:一计数器1，按照幅度调制信号的频率信号sig_freq的采样周期进行计数。频率信号sig_freq的采样信号sig_freq_samp为该计数器的输入脉冲信号，其周期等于采样周期。计数周期为2N+1，其中N为正整数。所述计数器I有三个输出信号，分别为输出信号stateO,输出信号statel,输出信号state2。当所述计数器I的计数值小于2N时，输出信号stateO为1，输出信号statel和输出信号state2为O。当所述计数器I的计数值大于2N小于2N+1时，输出信号statel为1，输出信号stateO和输出信号state2为O。当所述计数器I的计数值等于2N+1时，输出信号state2为I,输出信号stateO和输出信号statel为O。这样当所述计数器I的计数值在O 2N-1之间时，表示所述电路在计算平均值；当所述计数器I的计数值在2N 2n+1-1之间时，表示所述电路在计算均方差。一第一累加器2，用于有符号数的累加，其输入信号是幅度调制信号的频率信号sig_freq。输出信号为sum_freq。第一累加器2受计数器I的输出信号stateO, state2控制，当计数器I的输出信号stateO = I时，对其输入信号进行累加，得到输入频率信号sig_freq的和；当计数器I的输出信号stateO = O时，保持累加结果；当计数器I的输出信号state2 = I时,对第一累加器2清O。—第一右移位模块3,其输入端与所述第一累加器2的输出端相连接,输入第一累加器2的输出信号sum_freq,对第一累加器2的输出信号sum_freq进行右移位；其输出信号为aver_freq。第一右移位模块3的移位位数是前面所述的N。第一累加器2和第一右移位模块3共同完成对输入频率信号sig_freq的平均值计算。一减法模块4，其一个输入端输入幅度调制信号的频率信号sig_freq (被减数)；另一个输入端与所述第一右移位模块3的输出端相连接，输入第一右移位模块3的输出信号aver_freq (减数)；其输出信号为err_freq,得到输入频率信号sig_freq与第一右移位模块3输出信号aVer_freq的平均值的差。这样做的目的是为了后面计算均方差的需要，在本发明中均方差用差的绝对值累加再做平均代替。—取绝对值模块5,其输入端与所述减法模块4的输出端相连接,输入减法模块4的输出信号err_freq ;其输出信号为err_freq_abs ;用于计算均方差所用的绝对值。一第二累加器6，其输入端与所述取绝对值模块5的输出端相连接，输入取绝对值模块5的输出信号err_freq_abs ;其输出信号为sum_err_freq_abs。该第二累加器6受所述计数器I输出信号statel、输出信号state2控制；当计数器I输出信号statel = I时，对输入信号进行累加；当计数器I输出信号statel = O时，保持累加结果；当计数器I输出信号state2 = I时,对第二累加器6清O。—第二右移位模块7，其输入端与所述第二累加器6的输出端相连接，输入第二累加器6的输出信号sum_err_freq_abs,对第二累加器6的输出信号sum_err_amp_abs进行右移位；其输出信号为aver_err_freq_abs,即得到第二累加器6输出的绝对值的和的平均值。第二右移位模块的移位位数是N。所述第二累加器6和第二右移位模块7共同完成取绝对值模块5输出的绝对值err_amp_abs的平均值计算,该平均值是计算均方差时所需要的。—第一除法模块8,其一个输入端与所述第一右移位模块3的输出端相连接,输入第一右移位模块3的输出信号aVer_freq(被除数)，另一个输入端与所述第二右移位模块7的输出端相连接，输入第二右移位模块7的输出信号aver_err_freq_abs,作为除数；其输出信号为snr_est。用于实现SNR的除法运算,得到经过仿真计算的信噪比snr_est。—查找表模块9,其输入端与所述第一除法模块8的输出端相连接,输入第一除法模块8的输出信号snr_est,其输出信号为est_err。所述查找表模块9记录的是,仿真时信道上加上的已知信噪比SNR和经过仿真计算得到的信噪比snr_est之间的差值(该差值即为查找表模块9的输出)。—加法器10,其一个输入端与所述第一除法模块8的输出端相连接,输入第一除法模块8的输出信号est_err，另一个输入端与所述查找表模块9的输出端相连接，输入查找表模块9的输出信号snr_est ;其输出信号为snr_Cal。将第一除法模块8输出的经过仿真计算得到的信噪比snr_est，加上查找表模块9记录的已知信噪比和经过仿真计算得到的信噪比snr_est之间的差值，其目的是用于补偿经过仿真计算得到的信噪比snr_est与实际结果的差。一第二除法模块11，其一个输入端与所述加法器10的输出端相连接，作为被除数，另一个输入端输入一个常数，作为除数。该常数的值为所述幅度调制信号的载波频率。
第二除法模块11的作用是，对SNR中作为信号能量的频率信号做归一化处理，不然同样SNR的信号会由于载波频率不同使计算结果不同。一寄存器12，其输入端与所述第二除法模块11的输出端相连接，输入第二除法模块11的输出信号snr_t,其输出信号为snr_o。该寄存器受所述计数器I输出信号state2控制；当计数器输出信号state2 = I时,输出信号snr_o变为第二除法模块的输出snr_t ；当计数器输出信号state2 = O时，输出信号snr_o保持不变。这个最后得到的寄存器输出信号snr_o就是接收信号的信噪比。该寄存器的作用是保证只有在电路的所有计算结束后，寄存器12的输出SNR才会改变。在上述实施例中，所述第一除法模块8的输入可以是第一右移位模块3的输出信号aver_freq和第二右移位模块7的输出信号aver_err_freq_abs ;也可以是第一累加器2的输出信号sum_freq(被除数)和第二累加器6的输出信号sum_err_freq_abs (除数)。用第一累加器2的输出信号sum_freq和第二累加器6的输出信号sum_err_freq_abs作为输入时，第一右移位模块3和第二右移位模块7就不需要了。当两个右移位模块都没有时，就是两个累加值相除，因为两个累加值的个数都是2N，所以相当于两个累加值分别先右移N位再相除。通过先右移N位再相除可以减少除法器的输入的位数。以上通过具体实施方式
和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
权利要求
1.一种计算幅度调制信号接收信噪比的电路，其特征在于，包括: 一计数器，按照幅度调制信号的频率信号Sig_freq的采样周期进行计数，频率信号sig.freq的采样信号sig_freq_samp为该计数器的输入脉冲信号，其周期等于采样周期，计数周期为2N+1，其中N为正整数；所述计数器有三个输出信号，分别为输出信号stateO，输出信号statel，输出信号state2 ;当所述计数器的计数值小于2"时，输出信号stateO为1，输出信号statel和输出信号state2为O ;当所述计数器的计数值大于2N小于2N+1时，输出信号statel为I,输出信号stateO和输出信号state2为O ;当所述计数器的计数值等于2N+1时，输出信号state2为I,输出信号stateO和输出信号statel为O ;当所述计数器I的计数值在O 2n-1之间时，表示所述电路在计算平均值；当所述计数器I的计数值在2N 2N+1-1之间时，表示所述电路在计算均方差； 一第一累加器，用于有符号数的累加，其输入信号是幅度调制信号的频率信号sig_freq,输出信号为sum_freq ;该第一累加器受所述计数器的输出信号stateO, state2控制，当计数器的输出信号stateO = I时，对其输入信号进行累加，得到输入频率信号sig_freq的和；当计数器的输出信号stateO = O时,保持累加结果；当计数器的输出信号state2 =I时，对第一累加器2清O; 一减法模块，其一个输入端输入幅度调制信号的频率信号sig_freq，作为被减数 ’另一个输入端与所述第一累加器相连接，输入第一累加器的输出信号sum_freq，作为减数；其输出信号为err_freq ； 一取绝对值模块，其输入端与所述减法模块的输出端相连接，其输出信号为err_freq_abs，，用于计算均方差所用的绝对值； 一第二累加器，其输入端与所述取绝对值模块的输出端相连接，其输出信号为sum_err_freq_abs ;该第二累加器受所述计数器输出信号statel、输出信号state2控制；当计数器输出信号statel = I时，对输入信号累加；当计数器输出信号statel = O时，保持累加结果；当计数器输出信号state2 = I时，对第二累加器清O ; 一第一除法模块，其一个输入端与所述第一累加器的输出端相连接，输入第一累加器的输出信号sum_freq，作为被除数，另一个输入端与所述第二累加器的输出端相连接，输入第二累加器的输出信号sum_err_freq_abs,作为除数,其输出信号为snr_est ;用于信噪比的除法运算，得到经过仿真计算的信噪比snr_est ； 一查找表模块，其输入端与所述除法模块的输出端相连接，输入第一除法模块的输出信号snr_est,其输出信号为est_err ;该查找表模块用于记录和输出，仿真时信道上加上的已知信噪比和经过仿真计算得到的信噪比snr_est之间的差值； 一加法器，其一个输入端与所述除法模块的输出端相连接，另一个输入端与查找表模块的输出端相连接；其输出信号为snr_cal ;用于补偿经过仿真计算得到的信噪比snr_est与实际结果的差； 一第二除法模块，其一个输入端与所述加法器的输出端相连接，作为被除数，另一个输入端输入一个常数，作为除数；用于对信噪比中作为信号能量计算的频率信号做归一化处理； 一寄存器，其输入端与所述第二除法模块的输出端相连接，该寄存器输出信号snr_o即为接收信号的信噪比；所述寄存器受计数器输出信号state2控制；当计数器输出信号state2 = I时,输出信号snr_o变为第二除法模块的输出snr_t ;当计数器输出信号state2=O时，输出信号snr_o保持不变；用于保证只有在所述电路的所有计算结束后，寄存器的输出才会改变。
2.如权利要求1所述的电路，其特征在于:还包括一第一右移位模块和一第二右移位模块； 所述第一右移位模块，其输入端与所述第一累加器的输出端相连接，输入第一累加器的输出信号sum_freq,对第一累加器的输出信号sum_freq进行右移位,其输出信号为aver_freq ;第一右移位模块的移位位数为N ;第一右移位模块的输出端分别与所述第一除法模块的一输入端和减法模块的输入端相连接，其输出信号分别作为被除数和被减数；该第一右移位模块和所述第一累加器共同完成对输入频率信号sig_freq的平均值计算； 所述第二右移位模块，其输入端与所述第二累加器的输出端相连接，第二右移位模块的移位位数是N ;第二右移位模块的输出端与所述第一除法模块的另一输入端相连接，其输出信号作为除数；该第二右移位模块和所述第二累加器共同完成取绝对值模块输出的绝对值err_amp_abs的平均值计算。
3.如权利要求1 所述的电路，其特征在于:所述常数的值为幅度调制信号的载波频率。
全文摘要
本发明公开了一种计算幅度调制信号接收信噪比的电路，包括计数器，按幅度调制信号的频率信号的采样周期进行计数；第一累加器，其输入信号是频率信号；减法模块，一输入端输入频率信号，另一输入端连接第一累加器；取绝对值模块，其输入端连接减法模块；第二累加器，其输入端连接取绝对值模块；第一除法模块，一输入端连接第一累加器，另一输入端连接第二累加器；查找表模块，其输入端连接第一除法模块；加法器，一输入端连接第一除法模块，另一输入端连接查找表模块；第二除法模块，一输入端连接加法器，另一输入端输入常数；寄存器，其输入端连接第二除法模块，输出接收信号的信噪比。本发明无需知道发送信息，就能计算出幅度调制信号信噪比。
文档编号H04L27/06GK103152302SQ201110401200
公开日2013年6月12日 申请日期2011年12月6日 优先权日2011年12月6日
发明者王吉健 申请人:上海华虹集成电路有限责任公司