固态成像设备和相机系统的制作方法

专利名称：固态成像设备和相机系统的制作方法
固态成像设备和相机系统技术领域
本技术涉及由诸如CCD或CMOS图像传感器的图像传感器表示的固态成像设备以及相机系统。
背景技术：
期望实现具有宽动态范围的固态成像设备，其中即使在逆着诸如机动车的前灯、 运动场的照明光或者日光的光源的逆光拍摄下也不丢失(flatten)高亮度信息，并且能够成像细节部分而不使对象图像的低亮度部分过分变暗。
在这样的情况下，在日本专利No. 2125710、JP-A-03-117281、JP-A-09-205589、 JP-A-2004-320119等中公开了用于扩大诸如CXD的固态成像设备的动态范围的技术。
在日本专利No. 2125710中呈现了一个示例，其中在诸如(XD的一个像素内布置多个(至少两个)对应于一个或多个拐点具有不同感光度特性的区域(单元)，并且通过实现其中输入/输出特性以阶梯方式改变的所谓拐点特性来增大CCD的动态范围。
拐点特性指其中表示为输出电流相对于曝光量的关系的曲线在高输入区域中比在低输入区域中要低的特性曲线，并且经常被称为高亮度信号压缩技术。
作为改变感光区域(单元)的感光度的方法，例如公开了其中改变设备的孔径比 (aperture ratio)的方法、其中布置滤光器(ND滤光器)的方法、其中改变杂质浓度的方法坐寸ο
在日本专利No. 2125710中，尽管该技术被描述为适用于除了 CXD以外的XY地址类型的成像设备，但是没有详细描述。
在JP-A-03-117281中公开了一个示例，其中添加在一个像素内布置的单元的信号电荷，以便设置为该像素的信号电荷，CCD的感光像素单元中彼此相邻的像素或者具有相互不同的感光特性的单元配置为一组，并且获得即使在灯泡等的强光下信息也不毁损的高动态范围。
在此情况下，作为改变感光性的单元，例如，将具有相互不同像素面积的单元配置为一组。
在JP-A-09-205589中，类似地将CXD的感光像素单元的一个像素划分成两个具有相互不同的感光性级别的区域，并将同一像素的感光性彼此不同的区域的信号电荷混合并垂直地传输。然后，根据该技术，通过分配栅极(distribution gate)将具有相互不同的感光性级别的信号电荷分配至两个水平传输栅极，并通过外部信号处理电路来剪切(clip) 高感光度侧的信号并将其添加到低感光度侧的信号，以便形成视频信号。
在此情况下，视频信号输出相对于入射光的强度的特性图具有折线形状，并且高感光度侧(低亮度侧)的倾斜度陡峭，低感光度侧(高亮度侧)的倾斜度平缓。
在JP-A-2004-320119中，公开了一种解决问题的方法，其中在具有高感光度单元和低感光度单元的成像设备中，原始图像的数据量(原始数据)由于两个单元的数据而较大。
更具体地，通过分析拍摄的图像信息自动确定是否需要记录高亮度单元的图像信息。如果确定为“是”，则高亮度单元的原始图像数据与低亮度单元的信息一起被记录。另一方面，如果确定为“否”，则仅记录低亮度单元的原始图像数据，而不记录高亮度单元的信肩、O
将主感光像素单元(由于大面积的高感光度；主要使用微透镜的中心部分)和副感光像素单元(由于小面积的低感光度；布置在微透镜的边缘侧)组合以便形成一个像素。
在JP-A-2005-278135中，公开了其中通过比较器和上/下计数器来配置列并列 (column-parallel) ADC的CMOS图像传感器。该CMOS图像传感器可以对多行执行像素数字值的加法计算，而不需要添加诸如加法器和线存储器设备的额外的电路。
但是，在上述划分像素相加的情况下，与具有对应于目标像素的总面积的面积的像素相比，由于在像素被划分的情况中的信号处理而产生了不直接对曝光做出贡献的无效区域(死区)。
从而，由于单个划分的单元的面积比单元被简单划分成四个划分单元的情况下的面积要小，与前一情况相比，饱和电子的数量减少，并且拍摄噪声相对增大，由此各个划分的像素的S/N恶化。
每当执行相加时，也添加了拍摄噪声，所以划分单元的相加的结果的S/N也恶化。
此外，像素信号的加法处理是模拟信号的加法，并且感光度对于每个像素不同，因此存在饱和值不均勻、转折点(break point)位置变化等问题。
此外，在数字加法的情况下，需要在传感器之外提供存储器。
换句话说，在将一个像素单元划分成感光度级别或累积时间彼此不同的两个或更多像素单元、并测量感光性作为饱和电荷量Qs的现有相加方法中，对于每个像素，饱和电荷量Qs存在变化。从而，对于相同的光强度，相加结果对于每个像素而变化。
换句话说，在其中入射光强度被设置为水平轴并且饱和电荷量Qs被设置为垂直轴的感光度曲线(折线图)中，在划分的像素单元相加点(水平轴)处，转折点位置(垂直轴) 变化。
因此，在JP-A-2010-28423中，提出通过应用将四个像素当作一个像素的技术、通过改变四个像素的累积时间来实现宽动态范围的方法。在此技术中，四个信号相加在一起。
根据此技术，可以实现划分像素相加，其中相对于入射光的强度，像素的输出电子的数量没有变化，当入射光的强度为低时感光度增大，并且当入射光的强度为高时感光度减小，由此可以获得输出难以饱和的宽动态范围。发明内容
然而，JP-A-2010-28423中公开的技术具有以下缺点。
例如，当成像诸如以高速旋转的螺旋桨的旋转体时、或者从移动的电气列车的窗户成像景物时，形成其中包括螺旋桨的许多叶片的图像或其中景物看起来扭曲的图像。
为了避免这样的情况，可以考虑其中以高快门速度执行成像的高速快门成像(多速成像)。
在执行多速成像的情况中，尽管对于恒定的读出时钟信号，同时读出的像素的数目增加，在这样的情况中，帧速率与像素的数目一致地增大。7
但是，在用这样的帧速率执行读出的情况中，电路的激活率增加，从而存在功耗可能增加的关注。
另外，在JP-A-2010-28423中公开的固态成像设备中，在布置包括正常成像模式和一个或多个高速快门成像(多速成像)模式的像素读出模式中，难以根据像素读出模式的改变动态地改变帧的配置。
因此，根据该固态成像设备，除了高精确度之外，难以根据读出模式实现高效率的成像，
期望提供一种固态成像设备和相机系统，其可以实现根据读出模式的高精确度和高效率的成像。
另外，期望提供一种固态成像设备和相机系统，其能够实现低功耗的高速快门成像。
本技术的一个实施例指向一种固态成像设备，包括像素单元，其中以矩阵样式布置多个像素；以及像素信号读出单元，包括执行从像素单元读出的像素信号的模拟-数字 (AD)转换的AD转换单元。在所述像素单元中包括的每个像素包括多个划分像素，所述多个划分像素被划分到感光性级别或电荷累积量彼此不同的区域，所述像素信号读出单元包括其中对于每行顺序读出信号的正常读出模式和其中以同时和并行方式从多个行读出信号的多倍读出模式，作为读出像素的每个划分像素的划分像素信号的读出模式，所述像素信号读出单元以对应于以同时和并行方式读出的像素数目的倍数的速度执行读出，并包括根据读出模式的改变而改变帧的配置的功能，以及AD转换单元通过在对划分像素信号执行 AD转换时根据读出模式对读出的划分像素信号进行相加来获得一个像素的像素信号。
本技术的另一个实施例指向一种固态成像设备，包括像素单元，其中以矩阵样式布置多个像素；以及像素信号读出单元，包括执行从像素单元读出的像素信号的模拟-数字(AD)转换的AD转换单元。在所述像素单元中包括的一个像素被形成为多个划分像素， 所述多个划分像素被划分到感光性级别或电荷累积量彼此不同的区域，所述像素信号读出单元包括其中对于每行顺序读出信号的正常读出模式和其中以同时和并行方式从多个行读出信号的多倍读出模式，作为读出像素的每个划分像素的划分像素信号的读出模式，所述像素信号读出单元在所述多倍读出模式中以对应于以同时和并行方式读出的像素数目的倍数的速度执行读出，并包括根据读出模式的改变而改变帧的配置的功能，以及AD转换单元通过在对划分像素信号执行AD转换时根据读出模式对读出的划分像素信号进行相加来获得一个像素的像素信号。
本技术的又一个实施例指向一种相机系统，包括固态成像设备；以及光学系统， 其在固态成像设备上形成对象图像。所述固态成像设备包括像素单元，其中以矩阵样式布置多个像素；以及像素信号读出单元，包括执行从像素单元读出的像素信号的模拟-数字 (AD)转换的AD转换单元。在所述像素单元中包括的每个像素包括多个划分像素，所述多个划分像素被划分到感光性级别或电荷累积量彼此不同的区域，所述像素信号读出单元包括其中对于每行顺序读出信号的正常读出模式和其中以同时和并行方式从多个行读出信号的多倍读出模式，作为读出像素的每个划分像素的划分像素信号的读出模式，所述像素信号读出单元在所述多倍读出模式中以对应于以同时和并行方式读出的像素数目的倍数的速度执行读出，并包括根据读出模式的改变而改变帧的配置的功能，以及AD转换单元通过在对划分像素信号执行AD转换时根据读出模式对读出的划分像素信号进行相加来获得一个像素的像素信号。
本技术的又一个实施例指向一种相机系统，包括固态成像设备；以及光学系统， 其在固态成像设备上形成对象图像。所述固态成像设备包括像素单元，其中以矩阵样式布置多个像素；以及像素信号读出单元，包括执行从像素单元读出的像素信号的模拟-数字 (AD)转换的AD转换单元。在所述像素单元中包括的一个像素被形成为多个划分像素，所述多个划分像素被划分到感光性级别或电荷累积量彼此不同的区域，所述像素信号读出单元包括其中对于每行顺序读出信号的正常读出模式和其中以同时和并行方式从多个行读出信号的多倍读出模式，作为读出像素的每个划分像素的划分像素信号的读出模式，所述像素信号读出单元在所述多倍读出模式中以对应于以同时和并行方式读出的像素数目的倍数的速度执行读出，并包括根据读出模式的改变而改变帧的配置的功能，以及AD转换单元通过在对划分像素信号执行AD转换时根据读出模式对读出的划分像素信号进行相加来获得一个像素的像素信号。
根据本技术的实施例，可以实现低功耗的高速快门成像。
另外，根据本技术的实施例，可以实现根据读出模式的具有高精确度和高效率的成像。


图I是图示根据该实施例的CMOS图像传感器(固态成像设备)的配置例子的图。
图2A和2B是图示作为像素布置例子的拜耳阵列的图。
图3是图示根据该实施例的像素划分的概念图。
图4是图示通过使用图I中图示的安装列并列ADC的固态成像设备(CMOS图像传感器)进行相加处理的位置的图。
图5是图示通过改变四个像素的每一累积时间来实现宽动态范围的方法的图。
图6是图示原始输出和计算之后的最终输出之间的关系的图，并且是在通过改变四个像素的每一累积时间来实现宽动态范围的方法中考虑S/N问题的图。
图7是用于考虑在通过改变四个像素的每一累积时间来实现宽动态范围的方法中由于不同重心位置引起的问题的图。
图8是图示根据该实施例的作为对于重心偏移的第一对策的两像素对角方法的图。
图9是图示根据该实施例的作为对于重心偏移的第二对策的两像素对角Gr/Gb反转方法的图。
图10是图示根据该实施例的作为对于重心偏移的第二对策的两像素对角Gr/Gb 反转方法的应用例子的图。
图11是图示根据该实施例的对于S/N的对策的图。
图12是图示其中执行全像素读取的第一读出模式的图。
图13是图示其中以同时和并行方式对于每两个像素执行倍速读取的第二读出模式的图。
图14是图示其中以同时和并行方式对于每四个像素执行四倍速读取的第三读出模式的图。
图15A和15B是图示实现低功耗高速快门成像的功能的图。
图16A和16B每一个是图示与正常读取比较在以同时和并行方式读出四个划分像素的第三读出模式中的快门操作和读出定时的示意图。
图17A和17B每一个是图示与正常读取比较在以同时和并行方式读出两个划分像素的第二读出模式中的快门操作和读出定时的示意图。
图18A和18B是图示用于实现根据每个读出模式的高精确度和高效率的成像的功能的图。
图19是图示根据每一读出模式的IH时段期间的AD转换处理的数目和相对帧速率的图。
图20A到20C是图示在其中根据曝光时间的长度将划分像素划分为两组的情况中的相加方法的图。
图21是图示在其中在对角线方向执行加法的情况中和在其中在垂直方向执行加法的情况中通过驱动线存取像素的方法的图。
图22A到22C是为了易于理解而与图21相关联地图示在其中在对角线方向执行加法、在垂直方向执行加法和在水平方向执行加法的情况下的像素驱动定时的图。
图23是图示根据该实施例的通过四个晶体管配置的CMOS图像传感器的划分像素的例子的图。
图24是图示其中多个划分像素共享浮置扩散部分、放大晶体管、选择晶体管、复位晶体管的像素的例子的电路图。
图25是图示其中浮置扩散部分各自包括在多个划分像素中并且在它们中共享放大晶体管的像素的例子的电路图。
图26是图示其中多个划分像素被分组、每个组共享浮置扩散部分单元、并且全体共享放大晶体管的像素中的例子的电路图。
图27A到27D是图示在一个像素的平面内将像素划分成多个区域的方法的图。
图28A和28B是图示与划分像素相加有关的列AD转换型CMOS图像传感器电路的配置例子的示意图。
图29是图示根据本技术的实施例的与CCD传感器对应的固态成像设备的配置例子的图。
图30是图示应用根据本技术的实施例的固态成像设备的相机系统的配置例子的图。
具体实施方式
以下，将参考附图描述本技术的实施例。
将按以下顺序呈现描述。
I.整个固态成像设备的示意配置
2.对于重心偏移的对策
3. S/N 对策
4.读出模式的详细描述
5.用于实现低功耗的高速快门成像的功能
6.用于实现根据读出模式的高精确度和高效率的成像的功能
7.在其中根据曝光时间的长度将划分像素划分为两组的情况下的相加方法
8.划分像素的配置例子
9.相机系统的配置例子
〈I.整个固态成像设备的示意配置〉
图I是图示根据该实施例的安装列并列ADC的固态成像设备(CMOS图像传感器) 的配置例子的图。
尽管本技术不仅可应用于CMOS图像传感器，还可应用于(XD，但是在此，将描述 CMOS图像传感器作为例子。
如图I所示，固态成像设备100包括像素单元110、垂直扫描电路120、水平传输扫描电路130、定时控制电路140和模拟数字转换器(ADC)组150。
固态成像设备100还包括数字模拟转换器(DAC) 160、放大器电路(S/A) 170、信号处理电路180和水平传输线190。
垂直扫描电路120、水平传输扫描电路130、定时控制电路140、ADC组150和 DAC160形成像素信号读出单元。
根据该实施例的固态成像设备100具有三个读出模式，包括第一读出模式RMD1、 第二读出模式RMD2和第三读出模式RMD3。
第一读出模式RMDl是全像素读出模式，其中通过对于每一行(线)执行快门操作而对于每一个像素执行全像素读取。
第二读出模式RMD2是倍速读出模式，其中对于每两个像素以同时和并行方式执行读取。
第三读出模式RMD3是四倍速读出模式，其中对于每四个像素以同时和并行方式执行读取。
第一读出模式RMDl对应于正常读出模式，第二读出模式RMD2和第三读出模式 RMD3对应于多倍读出模式。
像素单元110通过以矩阵样式布置多个像素来配置。
例如，在像素单元110中，采用如图2A或2B所示的拜耳阵列作为像素布置。
在该实施例的像素单元110中，一个像素被划分成多个划分的像素单元DPC，每个该划分的像素单元DPC包含由例如光电二极管形成的光电转换器件。
更具体地，在其中安装列并列ADC的固态成像设备(CMOS图像传感器)100中，通过改变感光度级别或累积时间，在拜耳阵列中的相同颜色的滤色器下放置的一个像素被划分成两个或更多个划分的像素单元DPC。
在该实施例中，如上所述，作为读出模式，存在其中以正常读出速度执行全像素读取的第一读出模式以及其中以高于第一读出模式的速度的速度执行读取的第二和第三读出模式。
基本的，在其中一个像素被划分为η个划分像素的情况中，在第二读出模式中以正常速度的η/2倍的速度执行读取，并且在第三读出模式中以正常速度的η倍的速度执行读取。
例如，在其中一个像素被划分为四(n=4)的情况中，当在第一读出模式中以30fps 执行读取时，在第二读出模式中以60fps执行读取，并且在第三读出模式中一 120fps执行读取。
关于在执行连续读取时相互相邻的读取定时的间隔，CIT (Coarse Integration Time，粗积分时间)是30fps，其在第一读出模式、第二读出模式和第三读出模式中是相同的。
根据本技术的实施例，高速快门成像可以以低功耗实现。
另外，在该实施例中，其中执行AD转换的列处理被配置为使得在第一读出模式和第二读出模式中在IH时段(一个水平同步)中执行两次AD转换，并且在第三读出模式中在 IH时段中执行一次AD转换。
换句话说，如后面将详细描述的，根据该实施例的固态成像设备100被配置为使得帧的配置和帧的控制可以根据读出模式的改变而改变。
另外，在该实施例中，曝光时间条件(或者感光性级别)被设置为两个条件。在这样的情况中，作为合适的用于防止重心偏移的结构，采用其中在对角线方向彼此面对的像素具有相同的曝光时间(或者感光性)的结构。
基本上，一个像素被划分为η个(这里，η是等于或大于4的整数)划分像素，η个划分像素被分配到M (这里，M是等于或大于2的整数)组，并且在每组中包括的划分像素的感光性或曝光时间条件被设置为相同条件。
根据该实施例的固态成像设备100如下所述在多个读出模式中执行读取操作。
换句话说，在该实施例中，在其中以同时和并行方式从已经被划分的η个像素之中读出包括在同一组中的多个划分像素的情况中，在正常读出模式的帧的(Μ/η)倍的帧时段中以正常读出模式的速度的(η/Μ)倍的速度执行读取。
在该实施例中，η=4，并且Μ=2。
在该情况中，可以应用作为其中以同时和并行方式读出具有相同条件的两个划分像素的第二读出模式的宽动态范围模式WDM。
在宽动态范围模式WDM的情况中，当一个像素例如划分为4个划分像素时(η=4)， 当在第一读出模式以30fps执行读取时，在宽动态范围模式WDM中以60fps执行读取。
关于在连续读取时相互相邻的读取定时的间隔，CIT (粗积分时间)是30fps，其在第一读出模式和宽动态范围模式中是相同的。
根据本技术的一个实施例,可以实现根据读出模式的高精确度和高效率的成像。
此外，在该实施例中，为了最大化S/N，当信号被返回为线性时，不直接计算最终输出，而是采用下述配置其中一次(once)基于原始输出值计算最佳放大倍数，并通过将该原始输出值乘以该放大倍数来获得最终输出。
此外，当对于像素信号执行AD转换并且转换后的像素信号在列方向输出时，将划分像素的输出的划分像素信号相加，并执行AD转换。此时，AD转换单元的输入范围被剪切以便恒等于或小于每个像素的饱和输出电压，由此每个像素的输出值必定是具体数字值。
在以下呈现的描述中，将作为例子描述其中一个像素DPC被划分成四个划分像素单元DPC-A到DPC-D的情况。
图3是根据该实施例的像素划分的概念图。图3对应于图2A中图示的像素阵列。
在图3中，图示了其中G(绿色)像素PCG被划分成包括DPC-A，DPC-B，DPC-C，DPC-D 四个像素的情况。
在图3中，图示了在拜耳阵列的情况下的划分方法，图示了其中在相同颜色的滤色器下的一个像素被划分成四个，并且在划分像素中感光度或累积时间不同的例子。
换句话说，划分的四个像素单元具有相互不同的曝光时间(累积时间或感光性级别)。
例如，在图3中图示的G像素的例子中，像素DPC-A、DPC-B、DPC-C和DPC具有相互不同的曝光时间。
可选地，为了防止重心偏移等，曝光时间条件(或感光性级别)被配置为两个条件， 并且在对角线方向上彼此面对的像素具有相同的曝光时间。
例如，在图3中图示的G像素的例子中，分别在对角线方向上彼此面对的像素 DPC-A和DPC-C、以及DPC-B和DPC-D具有相同的曝光时间。
在该实施例中，将描述两组配置作为例子，其中曝光时间条件(或感光性级别)被设置为两个条件，并且在对角线方向上彼此面对的像素具有相同的曝光时间。
后面将详细描述在像素单元110中的像素和划分像素的配置、划分形式等。
基本上，根据该实施例的固态成像设备100例如根据时间顺序向垂直信号线发送在像素内放大的划分像素信号，并通过使用在列像素信号读出单元中布置的ADC组150的 AD转换器(AD转换单元)执行AD转换。
然后，当对于第二划分像素信号执行AD转换操作时，固态成像设备100对于第二划分像素信号执行AD转换操作，其中向第二划分像素信号添加了第一 AD转换的值。
然后，当对于第三划分像素信号执行AD转换操作时，固态成像设备100对于第三划分像素信号执行AD转换操作，其中向第三划分像素信号添加了第二 AD转换的值。
然后，当对于第四划分像素信号执行AD转换操作时，固态成像设备100对于第四划分像素信号执行AD转换操作，其中向第四划分像素信号添加了第三AD转换的值。
根据该实施例的固态成像设备采用其中多个划分的像素的像素信号通过使用在列处理单元中布置的AD转换器来相加的划分像素相加方法。
另外，根据该实施例，在第二读出模式中，执行下述处理其中将通过将以相同和并行方式读出的两个划分信号相加获得的第一相加信号和通过相加两个划分信号获得的相加信号相加。
在固态成像设备100中，作为用于以同时和并行方式顺次读出像素单元110的信号的控制电路，布置以下电路。
作为控制电路，布置了产生内部时钟信号的定时控制电路140、控制行地址和行扫描的垂直扫描电路120、以及控制列地址和列扫描的水平传输扫描电路130。
ADC组150包括比较器151，其将具有通过将由DAC160产生的基准电压改变为阶梯样式获得的斜坡波形(RAMP)的基准电压Vslop与对于每一行线经过垂直信号线LVS从像素获得的模拟信号(电势Vsl)相互比较。
在ADC组150中，布置多行ADC，每个ADC由对比较时间计数的上下计数器(下文中简称为计数器)152和保持计数结果的锁存器153形成。
ADC组150具有η位数字信号转换功能，并且布置在每个垂直信号线(列线)中，从而形成列并列ADC块。
锁存器153的输出连接到例如具有2n位宽度的水平传输线190。
然后，布置对应于水平传输线190的2n放大器电路170以及2n信号处理电路180。
在ADC组150中，通过比较器151将读出以便位于垂直信号线LVS中的模拟信号 (电势Vsl)与基准电压Vslop (以具有某一斜率的线性形状改变的斜坡波形)相比较。
此时，类似于比较器151，计数器152对于每列操作，并且随着具有斜坡波形的某一电势Vslop以及计数器值一一对应地改变，由此，垂直信号线LVS的电势(模拟信号)Vsl 被转换成数字信号。
基准电压Vslop的改变将电压的改变转换为时间的改变，并且ADC按某一周期(时钟)测量时间，以便将该时间转换到数字值。
当模拟电子信号Vsl和基准电压Vslop彼此交叉时，比较器151的输出反转，并且计数器152的输入时钟停止，或者其输入已经停止的时钟被输入到计数器152，由此完成一个AD转换处理。
例如，通过与划分像素信号的数目一致地持续执行计数器的上下计数处理而不复位计数器，实现如上所述使用AD转换器的划分像素的相加。
图4是图示通过使用图I中图示的安装列并列ADC的固态成像设备(CMOS图像传感器)进行相加处理的位置的图。
在图4中，由虚线围绕的部分是实际执行相加处理的位置。细虚线表示现有位置， 粗虚线表示根据本技术的实施例的区域。
通过诸如DSP的信号处理单元执行到目前已经已知的处理划分像素的相加信号的方法。
与此相反，在该实施例中，如上所述，在AD转换时，在计数器152中，在执行四个划分的像素信号的AD转换时，顺序执行相加处理。
换句话说，在像素内放大的划分像素信号顺序被发送到垂直信号线VSL，并且由在像素信号读出单元中布置的ADC组150的AD转换器(AD转换单元)执行AD转换。
然后，在ADC组150的每个ADC中，当执行第二划分像素信号的AD转换操作时，执行第二划分像素信号的AD转换操作，其中向第二划分像素信号添加了第一 AD转换值。
然后，在ADC组150的ADC中，当执行第三划分像素信号的AD转换操作时，执行第三划分像素信号的AD转换操作，其中向第三划分像素信号添加第二 AD转换值。
然后，在ADC组150的ADC中，当执行第四划分像素信号的AD转换操作时，执行第四划分像素信号的AD转换操作，其中向第四划分像素信号添加第三AD转换值。
在上述AD转换时段结束后，通过锁存器153保持的数据通过水平传输扫描电路 130传输到水平传输线190，经由放大器电路170输入到信号处理电路180，并通过预定信号处理产生二维图像。
如以上，已经描述了本技术的实施例的基本配置和功能。
此后，将更详细地描述作为该实施例的特征配置的像素和划分像素的配置、划分形式、对于重心偏移的对策、对于S/N的对策、划分像素相加处理等。
另外，将描述用于实现低功耗的高速快门成像的特殊配置和特殊处理以及根据读出模式实现高精确度和高效率的成像的特殊配置和特殊处理。
此外，将对于其中η (=4)个划分像素根据曝光时间的长度被划分为两组的情况描述相加方法。
首先，将描述作为本实施例的特征的对于重心偏移的对策和对于S/N的对策。
在每个像素RGB的四个像素DPC-A到DPC-D的感光性或曝光量不同的情况下，对于每个像素重心位置不同，并且因此可能需要重心偏移的校正。
将参考图5，6和7描述对由于每个像素的重心位置的不同导致的重心偏移的校正的必要性的原因。
图5是图示通过改变四个像素的每一累积时间来实现宽动态范围的方法的图。
图6是图示原始输出和计算之后的最终输出之间的关系的图，并且是在通过改变四个像素的每一累积时间来实现宽动态范围的方法中考虑S/N问题的图。
图7是用于考虑在通过改变四个像素的每一累积时间来实现宽动态范围的方法中由于不同重心位置引起的问题的图。
在该方法中，使用每个单个颜色R，G或B的划分的四个像素。
作为例子，如通过位于图5的左上侧的G (绿色冲的标记A到D所指示的，采用其中包括具有不同感光性级别或曝光量的四个像素的结构。另外，在图5中，参考标记FD指示浮置扩散部分。
通过相加这四个像素的输出，实现宽动态范围。
根据此技术的该实施例，可以实现划分像素的相加，其中相对于入射光量，像素的输出电子的数量之间没有不平衡，并且可以实现其中对于低入射光强度感光度高、对于高入射光强度感光度低、并且输出不饱和的宽动态范围。
然后，在图5图示的配置中，可能由于像素的不同重心位置需要重心偏移的校正。
如图6所示，取决于当输出信号从线X到线Y线性地返回时执行的计算，可能S/N 未最大化。
将进一步详细说明重心偏移的问题。
在对于四个像素感光度或曝光改变的情况中，四个像素的重心位置分散，因此需要重心偏移的校正。
更简单的，同样在对于两个像素感光度或曝光改变的情况中，四个像素的重心位置分散，因此需要重心偏移的校正。
在重心位置相互不同的情况中，可能存在以下缺点。
在重心位置彼此不同的情况下，不仅需要重心偏移的校正，而且例如，在如图7中图示的使用感光度级别或累积量垂直地彼此不同的像素来成像诸如电缆的横向 (longitude)对象的情况中，可能通过上部像素和下部像素获得的图像彼此不同。
这可能是导致产生假色或噪声的因素。
接下来，将进一步详细描述S/N的问题。
在从具有相互不同的感光度级别或曝光量的四个像素产生信号的情况中，如图6 中的Y所指示的最终输出值相对于光强度必须是线性的。
因为基于在图6中图示的区域RGl到RG4，获得的原始信号值形成弯曲的状态，因此输出值必须是如线Y所指示的线性的。
作为此时使用的计算方法的示例，可以考虑以下。
等式区域“RGl”y=ax
等式区域“RG2” y’ =cx+d (这里，x是获得的信号值，y是最终输出)
在此情况下，为了使等式“RG2”重叠于等式“RG1”中，通过从等式“RG2”中减去截距d以便将该截距设置为O并将作为结果的等式乘以a/c，等式“RG2”可以形成为线性于等式 “RG1”。
但是，考虑S (信号)/N (噪声)，通过减去此处减去的截距d，在某种意义上，仅减去了 S (信号)，并且所施加的a/c被施加到信号和噪声两者(因为难以减去噪声)。
因此，与之前的计算相比，S/N极大地降低。
因此,在该实施例中，采用对于重心偏移的对策和对于S/N的对策。
〈2.对于重心偏移的对策〉
图8是图示根据该实施例的作为对于重心偏移的第一对策的两像素对角方法的图。
在图8图示的两像素对角方法中，将感光性或曝光量的条件配置为两种，并且每个对角线像素被设置为具有相同的条件。
在图8图示的例子中，在Gr像素中，在对角线方向上彼此面对的位于左上侧的像素DPC-A和位于右下侧的像素DPC-C具有感光度或曝光量相同的第一条件。类似地，在对角线方向上彼此面对的位于右上侧的像素DPC-B和位于左下侧的像素DPC-D具有感光度或曝光量相同的第二条件。
例如，可以配置为使得第一条件是长曝光时间条件，第二条件是短于第一条件的曝光时间的短曝光时间条件，或者可以配置相对的条件。
这同样适用于其他像素Gb、R和B。
由于最终通过浮置扩散部分FD相加的信号的重心集中在四个像素Gr、Gb、R和 B的重心，重心偏移的校正不是必需的，并且对于布置在水平方向和垂直方向上的线形 (line-shape)对象，像素是强壮(strong)的。
图9是图示根据该实施例的作为对于重心偏移的第二对策的两像素对角Gr/Gb反转方法的图。
在图9中图示的两像素对角Gr/Gb反转方法中，列B和R中的G像素的感光度或曝光量的条件的方向改变。
在图9图示的例子中，在像素Gr中，在对角线方向上彼此面对的位于左上侧的像素DPC-A和位于右下侧的像素DPC-C具有感光度或曝光量相同的第一条件。在像素Gr中， 在对角线方向上彼此面对的位于右上侧的像素DPC-B和位于左下侧的像素DPC-D具有感光度或曝光量相同的第二条件。
在这一情况中，在像素R中，在对角线方向上彼此面对的位于左上侧的像素DPC-A 和位于右下侧的像素DPC-C具有感光度或曝光量相同的第二条件。在像素R中，在对角线方向上彼此面对的位于右上侧的像素DPC-B和位于左下侧的像素DPC-D具有感光度或曝光量相同的第一条件。
此外，在像素Gb中，在对角线方向上彼此面对的位于左上侧的像素DPC-A和位于右下侧的像素DPC-C具有感光度或曝光量相同的第二条件。在像素Gb中，在对角线方向上彼此面对的位于右上侧的像素DPC-B和位于左下侧的像素DPC-D具有感光度或曝光量相同的第一条件。
在这一情况中，在像素B中，在对角线方向上彼此面对的位于左上侧的像素DPC-A 和位于右下侧的像素DPC-C具有感光度或曝光量相同的第一条件。在像素B中，在对角线方向上彼此面对的位于右上侧的像素DPC-B和位于左下侧的像素DPC-D具有感光度或曝光量相同的第二条件。
在两像素对方法中，尽管认为遗留了轻微的顾虑，对于对角线方向中的线形对象可能发生重心偏移，但是，通过改变行B和R中的像素G的感光度或曝光量的条件的方向， 可以实现对于倾斜具有容限的布局。
另外，通过进一步应用两像素对角Gr/Gb反转方法，如图10所示，通过设计以8像素X8像素为单位的阵列，可以形成对于信号B和R的假色和噪声也强壮的阵列。
尽管图8到10中图示的例子对应于图2A中示出的像素阵列，对于图2B中所示的像素阵列也可以采用类似的配置。
〈3.对于S/N的对策〉
图11是图示根据此实施例的对于S/N的对策的图。
在图11中，为了易于理解，与图6中的所示的那些附图标记类似地分配附图标记， 并且可以引用图6用于描述。
如参考图6所描述的，通过从等式减去等式的截距，也从信号中减去了截距，因此 S/N可能恶化。
换句话说，根据现有方法，为了基于原始传感器输出形成目标输出，直接从等式进行计算。从而，由于减法分量(仅施加到信号)和乘法分量(还施加到噪声)，S/N可能恶化。
与此相反，在本实施例中，为了防止S/N的恶化，一次基于获得的信号值计算用于目标值的放大倍数，并且通过计算“获得的信号值X放大倍数”，可以保留截距(信号)。
换句话说，基于原始传感器输出计算放大倍数。
通过将放大倍数直接应用于原始传感器输出(没有减法)，可以维持S/N。
如上所述，根据该实施例的“对于S/N的对策”是其中在读出像素信号后计算信号值的技术，并且在放大倍数根据获得的信号值而改变的情况下执行输出。
作为计算方法的例子，存在其中包括用于每个输出值的放大倍数表的方法和其中使用数学公式用于计算的方法。
在读出像素信号后通过任一系统执行所述计算。例如，可以配置为使得通过信号处理电路180执行处理。
<4.读出模式的详细描述〉
如上所述，根据该实施例的固态成像设备100具有三种读出模式，包括第一读出模式RMD1、第二读出模式RMD2和第三读出模式RMD3。
第一读出模式RMDl是全像素读出模式，其中通过对于每一行(线)执行快门操作来对每一个像素执行全像素读取。
第二读出模式RMD2是倍速读出模式，其中以同时和并行的方式对每两个像素执行读取。
第三读出模式RMD3是四倍速读出模式，其中以同时和并行的方式对每四个像素执行读取。
图12是图示其中执行全像素读取的第一读出模式的图。
图13是图示其中以同时和并行方式对每两个像素执行倍速读取的第二读出模式的图。
图14是图示其中以同时和并行方式对每四个像素执行四倍速读取的第三读出模式的图。
作为图12，13和14的像素阵列，使用图8中图示的像素阵列。
在第一读出模式RMDl中，顺序驱动形成为以便与图12中图示的划分像素一致的控制线LA，LB,…LH，LA,…，以便在每一列中一次顺序读出一个像素，由此执行全像素读取。
在第二读出模式RMD2中，以同时和并行方式驱动在形成为与图13中图示的划分像素一致的控制线LA，LB,…LH中彼此相邻的两条控制线LA和LD。因此，以同时和并行方式执行在对角线方向彼此面对的两个划分像素的读取，这两个像素例如满足感光度或曝光量相同的第一条件。
接着，以同时和并行方式驱动控制线LB和LC。因此，以同时和并行方式执行在对角线方向彼此面对的两个划分像素的读取，这两个像素例如满足感光度或曝光量相同的第二条件。
在第三读出模式RMD3中，以同时和并行方式驱动形成为与图14中图示的划分像素一致的控制线LA，LB,…LH中彼此相邻的四条控制线LA，LB, LC和LD。
因此，以同时和并行方式进行总共四个划分像素的读取，所述四个划分像素例如包括例如满足感光度或曝光量相同的第一条件的、在对角线方向彼此面对的两个划分像素，和例如满足感光度或曝光量相同的第二条件的、在对角线方向彼此面对的两个划分像素。
<5.用于实现低功耗的高速快门成像的功能〉
接着，将描述在具有上述第一读出模式、第二读出模式和第三读出模式的固态成像设备100中实现低功耗的高速快门成像的功能。
图15A和15B是图示实现低功耗的高速快门成像的功能的图。
图15A图示了在其中执行全像素读取的第一读出模式中的快门操作以及读出定时。
图15B图示了在其中以同时和并行方式读出四个划分像素的第三读出模式中的快门操作和读出定时，以及在其中以同时和并行方式读出两个划分像素的第二读出模式中的快门操作和读出定时。
在图15B中，实线表示第三读出模式中的定时，虚线表示第二读出模式中的定时。
在图15A和15B中，斜率表示快门速度和读出速度，Vsync表示垂直同步信号。
在执行全像素读出的第一读出模式RMDl中，如图15A所示，在一个帧周期以某速度执行读取。
在以同时和并行方式读出四个划分像素的第三读出模式RMD3中，如图15B所示， 速度是执行全像素读取的情形中的速度的四倍。
换句话说，在第三读出模式RMD3中，帧长度与第一读取模式RMDl的帧长度相同， 并且通过仅将速度设置为四倍速，电路的激活率可以降低。
换句话说，在第三读出模式RMD3中，在一帧的1/4倍的时段中执行快门操作和读出。换句话说，在作为一帧的1/4倍的1/4帧中执行一次快门操作和读出。
在以同时和并行方式读出两个划分像素的第二读出模式RMD2中，如图15B所示， 速度是执行全像素读取的情形中的速度的两倍。
换句话说，在第二读出模式RMD2中，帧长度与第一读取模式RMDl的帧长度相同， 并且通过仅将速度设置为倍速，电路的激活率可以降低。
换句话说，在第二读出模式RMD2中，在一帧的1/2倍的时段中执行快门操作和读出。换句话说，在作为一帧的1/2倍的1/2帧中执行一次快门操作和读出。
图16A和16B每一个是图示与正常读取比较在以同时和并行方式读出四个划分像素的第三读出模式中的快门操作和读出定时的示意图。
图16A图示比较示例，图16B图示在第三读出模式中的快门操作和读出定时。
图17A和17B每一个是图示与正常读取比较在以同时和并行方式读出两个划分像素的第二读出模式中的快门操作和读出定时的示意图。
图17A图示比较示例，图17B图示在第二读出模式中的快门操作和读出定时。
在该实施例中，基本上，在存在η个划分像素的情况中，在第三读出模式RMD3中， 以正常速度的η倍的速度执行读出，并且在第二读出模式RMD2中，以正常速度的η/2倍的速度执行读出。
在如本实施例中那样一个像素例如被划分为四个划分像素(η=4)的情况中，在第一读出模式RMDl中以30fps执行读出，如图16A和17A中所图示的。
与此相反，在第三读出模式RMD3中，以120fps执行读出，如图16B中所图示的。
在第二读出模式RMD2中，以60fps执行读出，如图17B中所图示的。
在执行连续的读出操作时，作为彼此相邻的读出定时之间的间隔的曝光时间Exp 是l/30s (CIT是30fps)，其在第一读出模式RMDl、第二读出模式RMD2和第三读出模式RMD3 中相同。
通常，在执行多倍速成像的情况中，当对于恒定的读出时钟同时读出的像素数增加时，在这样的情况中，帧速率与像素数一致地增加。因此，通过以帧速率执行读出，电路的激活率增加，由此可能功耗增加。
于此相反，根据该实施例，激活率可以减小，因此，可以以低功率实现高速快门成像。
〈6.用于实现根据读出模式的高精确度和高效率的成像的功能〉
接着，将描述在具有上述第一读出模式、第二读出模式和第三读出模式的固态成像设备100中，用于实现根据读出模式的高精确度和高效率的成像的功能。
图18A和18B是图示用于实现根据每个读出模式的高精确度和高效率的成像的功能的图。
图18A图示了在其中执行全像素读取的第一读出模式中和在其中以同时和并行方式读出两个划分像素的第二读出模式中的读出操作以及AD转换处理。
图18B图示了在其中以同时和并行方式读出四个划分像素的第三读出模式中的读出操作以及AD转换处理。
另外，图19是图示根据每一读出模式的IH时段期间的AD转换处理的数目和相对帧速率的图。
在该功能中，巾贞的定义的方案(scheme)根据以同时和并行方式读出的像素数目 (像素相加的技术)而动态地改变。
换句话说，根据该功能，帧的配置可以根据像素读取模式的改变而动态地改变。
根据该实施例，可以动态执行在如图18A所示的、其中在IH中执行两个AD转换处理的情况(1H-2AD)与如图18B所示的、其中在IH时段中执行一个AD转换处理的情况 (1H-1AD)之间的切换。
根据该实施例，将在其中执行AD转换处理的列处理配置为使得在第一读出模式 RMDl和第二读出模式RMD2中在IH (—个水平同步)时段中执行两个AD转换处理，并在第三读出模式RMD3中在IH时段中执行一个AD转换处理。
在具有这样的功能的固态成像设备100中，在第一读出模式RMDl中，在IH时段中执行两个AD转换处理，如图19中所示，并且此时的帧速率相对于原始帧速率是相对的I。
在第二读出模式RMD2中，如图19中所示，在IH时段中执行两个AD转换处理，并且此时的帧速率相对于原始帧速率是相对的x2。
在第三读出模式RMD3中，如图19中所示，在IH时段中执行一个AD转换处理，并且此时的帧速率相对于原始帧速率是相对的x4。
如上所述，根据该实施例的固态成像设备100能够根据读出模式的改变来改变帧的配置和控制处理。
因此，根据该实施例，可以实现根据读出模式的高精确度和高效率的成像。
另外，在该实施例中，曝光时间条件(或者感光性级别)被设置为两个条件。在这样的情况中，作为适合的用于防止重心偏移的结构，采用其中在对角线方向彼此面对的像素具有相同的曝光时间(或者感光性)的结构。
作为其中以同时和并行方式读出具有相同条件的两个划分像素的第二读出模式之一的宽动态范围模式WDM可以应用于这一,清况。
在宽动态范围模式WDM的情况中，如上所述，在一个像素例如被划分为四个划分像素(n=4)的情况中，当在第一读取模式中以30fps执行读出时，在宽动态范围模式WDM中以60fps执行读出。
作为在执行连续读出时彼此相邻的读出定时的间隔，CIT (粗积分时间)是30fps， 其在第一读出模式和宽动态范围模式中是相同的。
同样在这一情况中，可以实现根据读出模式的高精确度和高效率的成像。
<7.在其中根据曝光时间的长度将划分像素划分为两组的情况下的相加方法>
接着，将描述在根据曝光时间的长度将η (=4)个划分像素划分为两组的情况下的相加方法。
图20Α到20C是图示在其中根据曝光时间的长度将划分像素划分为两组的情况中的相加方法的图。
图20Α图示其中在对角线方向执行加法的情况，并且像素阵列类似于图8中所图示的。
图20Β图示其中在垂直方向执行加法的情况，并且使用其中具有相同条件的像素布置在相同列的像素阵列。
图20C图示其中在水平方向执行加法的情况，并且使用其中具有相同条件的像素布置在相同行的像素阵列。
在图20A到20C中，每个颜色RGB的像素中被分配了“L”的像素具有长曝光时间， 被分配了 “S，，的像素具有短曝光时间。
图21是图示在其中在对角线方向执行加法的情况中和在其中在垂直方向执行加法的情况中通过驱动线存取像素的方法的图。
在图21中，TRG00，TRGOI, TRGlO和TRGll表示驱动线，并且对应于图12，13和14 中所示的驱动线L (A到H)。
例如，在图21中，在由“<1>”和“<2>”指示的、布置在对角线方向的像素的读出信号相加的情况中，选择驱动线TRGOO和TRG01，以便以同时和并行的方式激活列L的信号 LOff以及列R的信号UPP。
另外，在图21中，在由“<3>”和“<4>”指示的、布置在垂直方向的像素的读出信号相加的情况中，选择驱动线TRGlO和TRGlI，以便以同时和并行的方式激活列L的信号LOW 以及列R的信号UPP。
在图22A到22C中，为了易于理解，与图21相关联地图示在其中在对角线方向、在垂直方向和在水平方向执行加法的情况下的像素驱动定时。
〈8.划分像素的配置例子〉
首先，为了易于理解，将描述CMOS图像传感器的划分像素的基本配置的例子。
图23是图示根据该实施例的通过四个晶体管配置的CMOS图像传感器的划分像素的例子的图。
划分像素DPCl包括例如由光电二极管形成的光电转换器件111。
图4中图示的划分像素DPC对于每一个光电转换器件111包括四个晶体管作为有源器件传输晶体管112、复位晶体管113、作为放大单元的放大晶体管114以及选择晶体管 115。
光电转换器件111将入射光光电转换为相应于光强度的量的电荷(在此是电子)。
传输晶体管112连接在光电转换器件111和浮置扩散部分FD之间，并且通过传输控制线LTx向其栅极(传输栅极)提供控制信号Tx。
因此，由光电转换器件111光电转换的电子被传输到浮置扩散部分FD。
复位晶体管113连接在电源线LVDD和浮置扩散部分FD之间，并且通过复位控制线LRST向其栅极提供控制信号RST。
因此，浮置扩散部分FD的电势被复位到电源线LVDD的电势。
放大晶体管114的栅极连接到浮置扩散部分FD。放大晶体管114经由选择晶体管 115连接到垂直信号线116，并且与除像素单元之外的恒流源一起形成源极跟随器。
因此，控制信号(地址信号或选择信号)SEL经过选择控制线LSEL提供给选择晶体管115的栅极，由此选择晶体管115导通。
当选择晶体管115导通时，放大晶体管114放大浮置扩散部分FD的电势，并且向垂直信号线116输出对应于电势的电压。通过垂直信号线116从每个像素输出的电压被输出到作为像素信号读出电路的ADC组150。
例如，因为传输晶体管112、复位晶体管113和选择晶体管115的栅极以行为单位连接，因此对于在一行中布置的划分像素DPC同时执行该操作。
在像素单元110中连线的复位控制线LRST、传输控制线LTx和选择控制线LSEL以像素阵列的行为单位连线(wired)作为一个集合。
复位控制线LRST、传输控制线LTx和选择控制线LSEL由像素驱动电路102驱动。
上述配置可以直接应用于根据该实施例的划分像素单元。
此外，作为在每个划分像素单元中包含光电转换器件和传输晶体管的配置，可以采用其中将浮置扩散部分FD配置为以便由划分像素单元共享的配置。
在此情况下，作为放大单元的放大晶体管、选择晶体管以及复位晶体管可以形成为共享的。
图24是图示其中多个划分像素共享浮置扩散部分、放大晶体管、选择晶体管、复位晶体管的像素的例子的电路图。
在图24中图示的包含多个划分像素DPC-A到DPC-D的像素PC中，对于划分像素 DPC-A到DPC-D布置光电转换器件Ill-A到111-D和传输晶体管112-A到112-D。
另外，传输晶体管112-A到112-D中的每一个的一端(例如漏极)连接到公共的浮置扩散部分SFD。
传输晶体管112-A的栅极连接到传输控制线LTxA，并且传输晶体管112-B的栅极连接到传输控制线LTxB。类似地，传输晶体管112-C的栅极连接到传输控制线LTxC，并且传输晶体管112-D的栅极连接到传输控制线LTxD。
复位晶体管113连接在电源电势VDD和公共的浮置扩散部分SFD之间。复位晶体管113的栅极连接到复位控制线LRST。
放大晶体管114和选择晶体管115串联连接在电源电势VDD和垂直信号线116之间。另外，放大晶体管114的栅极连接到公共的浮置扩散部分SFD，并且选择晶体管115的栅极连接到选择控制线LSEL。
在该配置中，由划分像素DPC-A到DPC-D的光电转换器件IllA到IllD光电转换的划分像素信号通过公共的浮置扩散部分SFD传输到作为放大单元的放大晶体管114。然后，划分像素信号被放大并且放大的划分像素信号根据时间顺序被发送到垂直信号线116。
另外，可以采用其中在每个划分像素单元中包含光电转换器件、传输晶体管和复位晶体管并且在每个划分像素单元中各自包括浮置扩散部分FD的配置。
在此情况下，可以形成作为放大单元的放大晶体管以便共享。
图25是图示其中浮置扩散部分各自包括在多个划分像素中并且在它们中共享放大晶体管的像素的例子的电路图。
在图25图示的包括多个划分像素DPC-A到DPC-D的像素PC中，对于划分像素 DPC-A到DPC-D布置光电转换器件Ill-A到Ill-D和传输晶体管112-A到112-D。另外， 在划分像素DPC-A到DPC-D中，布置浮置扩散部分FD-A到FD-D以及复位晶体管113-A到 113-D。
选择晶体管115-A连接在浮置扩散部分FD-A和节点NDl之间，并且选择晶体管 115-B连接在浮置扩散部分FD-B和节点NDl之间。
类似地，选择晶体管115-C连接在浮置扩散部分FD-C和节点NDl之间，并且选择晶体管115-D连接在浮置扩散部分FD-D和节点NDl之间。
传输晶体管112-A的栅极连接到传输控制线LTxA，并且传输晶体管112-B的栅极连接到传输控制线LTxB。类似地，传输晶体管112-C的栅极连接到传输控制线LTxC，并且传输晶体管112-D的栅极连接到传输控制线LTxD。
复位晶体管113-A的栅极连接到复位控制线LRSTA，并且复位晶体管113-B的栅极连接到复位控制线LRSTB。类似地，复位晶体管113-C的栅极连接到复位控制线LRSTC，并且复位晶体管113-D的栅极连接到复位控制线LRSTD。
选择晶体管115-A的栅极连接到选择控制线LSELA，并且选择晶体管115-B的栅极连接到选择控制线LSELB。类似地，选择晶体管115-C的栅极连接到选择控制线LSELC，并且选择晶体管115-D的栅极连接到选择控制线LSELD。
放大晶体管114连接在电源电势VDD和垂直信号线116之间，并且放大晶体管114 的栅极连接到节点NDl。
在该配置中，由划分像素DPC-A到DPC-D的光电转换器件111-A到111_D光电转换的划分像素信号传输到浮置扩散部分FD-A到FD-D。划分像素信号经过浮置扩散部分FD-A 到FD-D并进一步经过选择晶体管115-A到115-D传输到放大晶体管114。然后，划分像素信号被放大，并且放大的划分像素信号根据时间顺序被发送到垂直信号线116。
另外，可以采用其中形成一个像素的多个划分像素被划分到多个组中并且每个划分的组共享浮置扩散部分FD的配置。
在此情况下，可以配置为使得对于每个划分组共享复位晶体管和选择晶体管，并且全体共享放大晶体管。
图26是图示其中多个划分像素被分组、每个组共享浮置扩散部分、并且放大晶体管被全体共享的像素中的例子的电路图。
在此例子中，四个划分像素DPC-A，DPC-B, DPC-C, DPC-D被划分到两组。
更具体地，划分像素DPC-A和划分像素DPC-B被分组到第一组GRPl，并且划分像素 DPC-C和划分像素DPC-D被分组到第二组GRP2。
在图26中图示的第一组GRPl的划分像素DPC-A和DPC-B中，布置光电转换器件 Ill-A和Ill-B以及传输晶体管112-A和112-B。
另外，传输晶体管112-A和112-B中的每一个的一端(例如漏极)连接到公共的浮置扩散部分SFDI。
传输晶体管112-A的栅极连接到传输控制线LTxA，并且传输晶体管112-B的栅极连接到传输控制线LTxB。
在图26中图示的第二组GRP2的划分像素DPC-C和DPC-D中，布置光电转换器件 Ill-C和Ill-D以及传输晶体管112-C和112-D。
另外，传输晶体管112-C和112-D中的每一个的一端(例如漏极)连接到公共的浮置扩散部分SFD2。
传输晶体管112-C的栅极连接到传输控制线LTxC，并且传输晶体管112-D的栅极连接到传输控制线LTxD。
复位晶体管113-1连接在电源电势VDD和公共的浮置扩散部分SFDl之间。复位晶体管113-1的栅极连接到复位控制线LRSTl。
复位晶体管113-2连接在电源电势VDD和公共的浮置扩散部分SFD2之间。复位晶体管113-2的栅极连接到复位控制线LRST2。
选择晶体管115-1连接在公共的浮置扩散部分SFDl和节点ND2之间，并且选择晶体管115-2连接在公共的浮置扩散部分SFD2和节点ND2之间。
选择晶体管115-1的栅极连接到选择控制线LSEL1，并且选择晶体管115_2的栅极连接到选择控制线LSEL2。
放大晶体管114连接在电源电势VDD和垂直信号线116之间，并且放大晶体管114 的栅极连接到节点ND2。
在该配置中，由划分像素DPC-A到DPC-D的光电转换器件111-A到111-D光电转换的划分像素信号传输到公共的浮置扩散部分SFDl和SFD2。划分像素信号经过浮置扩散部分SFDl和SFD2并进一步经过选择晶体管115-1和115-2传输到放大晶体管114。然后， 划分像素信号被放大，并且放大的划分像素信号根据时间顺序被发送到垂直信号线116。
如上所述，存在在一个像素的平面内将该像素划分到多个区域的各种方法，并且这些方法可以大致地划分为共享的浮置扩散(共享四个像素)类型(下文中称为公共FD类型)和单独的浮置扩散类型(下文中称为单独FD类型)。
图27A到27D是图示在一个像素的平面内将该像素划分成到多个区域的方法的图。
图27A图示根据公共FD类型将像素划分成方形的四个区域的例子，图27B图示根据单独FD类型将像素划分成方形的四个区域的例子。另外，图27C图示根据公共FD类型将像素划分成条形的四个区域的例子，图27D图示根据单独FD类型将像素划分成条形的四个区域的例子。
另外，尽管此处将不呈现详细说明，但是其感光度在与平面垂直的方向上改变的感光层或堆叠半导体层(PN结)在广义上可以被称为像素划分。
可以通过使用诸如改变设备的孔径比的方法、在感光区域上的绝缘膜中实现光滤波器特性的方法、改变衬底的杂质浓度的方法等方法来实现划分像素的感光度的改变。
在图27A到27D中，具体地，图示了其中一个像素被划分成四个区域的例子，并且除了划分的感光区域PA、PB、PC和ro之外，存在不直接对曝光有贡献的无效区域(死空间)IVLo
区域IVL是用于电隔离划分单元的空间(沟道停止)，以使得划分单元不会由于从划分单元泄漏像素电荷而彼此干扰，并且根据需要布置用于信号处理的布线。
另外，在以上呈现的描述中，已经针对安装列并列ADC的固态成像设备(CMOS图像传感器)描述了划分像素相加信号处理来作为例子。
作为所谓的列AD转换型CMOS图像传感器的划分像素相加信号处理，例如，可以使用以下两个方法。
图28A是图示与划分像素相加有关的列AD转换型CMOS图像传感器电路的配置例子的示意图。
如图28A所图示的，在相同颜色的滤色器下布置的一个像素被划分成四个划分像素，感光性和累积时间对于与划分像素的对角线方向相对应的多个像素而变化，并且像素信号经过公共的浮置扩散FD顺序地读出以便输出到相同的信号线。然后，作为例子，由对于每列布置的CDS电路200处理噪声,并且对于列外部的每一行操作A/D转换器，。
图28B是图示与划分像素相加有关的列AD转换型CMOS图像传感器电路的另一配置例子的示意图。
如图28B所图示的，在相同颜色的滤色器下布置的一个像素被划分成四个划分像素，并且感光性和累积时间对于与划分像素的对角线方向相对应的多个像素而变化。然后， 像素信号经过公共的浮置扩散FD顺序地读出以便输出到相同的信号线，并且由对于每列布置的⑶S电路200第一次处理噪声。
此后，作为例子，通过对于每列布置的A/D转换器220将模拟信号转换成数字信号，并且由对于每列布置的⑶S电路200第二次处理噪声，并且移除在A/D转换期间产生的数字噪声。
另外，在以上呈现的描述中，尽管已经描述了其中本技术被应用于CMOS图像传感器的情况作为例子，但是，本技术也可以应用于CCD传感器。
图29是图示根据本技术的实施例的与CCD传感器对应的固态成像设备的配置例子的图。
图29中图示的固态成像设备300以在行(垂直方向)和列(水平方向)上的矩阵样式来布置，并包括多个传感器单元(光电转换器件)311，所述传感器单元将入射光转换为具有对应于光强度的量的信号电荷，并存储该信号电荷。
固态成像设备300包括对于传感器单元311的每个垂直行布置的多个垂直传输寄存器312，其垂直传输经由读出栅极单元(未在图中图示)从每个传感器单元311读出的信号电荷。成像区域313由传感器单元和垂直传输寄存器312形成。
对于传感器单元311采用拜耳阵列，并且每个像素被划分成划分像素DPC，其是具有相互不同的感光度的多个区域(例如，每两个传感度等级四个区域)。
例如，垂直传输寄存器312根据三或四相垂直传输脉冲驱动用于传输,并且在水平消隐间隔的一部分中沿垂直方向顺序传输从各个传感器部分311读出的作为划分像素信号的信号电荷的部分，所述信号电荷的部分每个对应于一条扫描线(一条线)。
在图中成像区313的下侧布置水平传输寄存器314。每个与一条线对应的作为划分像素信号的信号电荷顺序从多个垂直传输寄存器312传输到水平传输寄存器314。
例如，水平传输寄存器314根据三或四相水平传输脉冲驱动用于传输，并且在水平消隐间隔之后的水平扫描间隔在水平方向中顺序传输已经从多个垂直传输寄存器12传输的与一条线对应的信号电荷。
另外，在位于传输目的地侧的水平传输寄存器314的端部布置例如具有浮置扩散放大器配置的电荷检测单元315。
电荷检测部分315包括累积经过水平输出栅极单元从水平传输寄存器314提供的信号电荷的浮置扩散单元FD。尽管未在图中图示，但是电荷检测单元315包括放电信号电荷的复位漏极(RD)和布置在浮置扩散单元FD和复位漏极之间的复位栅极(RG)。
在该电荷检测单元315中，预定复位漏极电压被施加到复位漏极，并且在信号电荷检测时段复位脉冲被施加到复位栅极。
在浮置扩散单元FD中累积的信号电荷被转换成信号电压并且经过输出电路316 作为C⑶输出信号CCDout被引出到CSD电路320。然后，在ADC330中，执行划分像素信号的AD转换和相加处理。
如上所述，根据此实施例，基本地，在形成η个划分像素的情况中，在第三读出模式RMD3中以正常速度的η倍的速度执行读出，并且在第二读出模式RMD2中以正常速度的 η/2倍的速度执行读出。
换句话说，在第三读出模式RMD3中，帧长度与第一读出模式RMDl的帧长度相同， 并且仅速度被设置为正常速度的四倍。另外，在第二读出模式RMD2中，仅速度被设置为正常速度的两倍，由此可以降低电路的激活率。
如上，根据该实施例，可以降低电路的激活率，由此可以低功耗实现高速快门成像。
根据该实施例，帧的配置和控制处理可以根据读出模式的改变而改变。
因此，根据该实施例，可以实现根据读出模式的高精确度和高效率的成像。
另外，根据该实施例，为了防止一个像素内的重心偏移，曝光时间条件(或感光性级别)被设置为两个条件，并且采用在对角线方向上彼此面对的像素具有相同曝光时间的结构。
然后，像素信号被发送到垂直信号线并由在列单元中布置的AD转换单元中相加。
另外，根据该实施例，为了最大化S/N，当信号被返回为线性时，不经过直接计算获得最终输出，而是基于原始输出值一次计算出最佳放大倍数，并且最终输出被配置为通过将原始输出值乘以放大倍数来计算。
因此，根据该实施例，可以获得以下优点。
可以防止重心偏移，并可以最大化S/N。
可以实现具有宽动态范围、对于低光强度时具有高感光度并具有高亮度信息压缩特性的固态成像设备的像素。
此外，与相关技术的数字加法相比，不需要外部存储器。
另外在转折点不存在不均匀，所述转折点是类似在模拟相加处理中作为相加目标的一个像素饱和的点。
在转折点处(作为相加目标的一个像素饱和的点)S/N改善，并且对于中等或更高亮度级别，可以获得具有等于或大于未划分像素的级别的级别的S/N。
此外，可以实现划分的像素的结构，而不用将处理数量增加到那一程度。
另外，本技术的实施例可以配置为切换到用于获得高分辨率图像的读出，其中在该高分辨率图像的读出中每个划分像素被独立地读出。
具有所述优点的固态成像设备可以应用为数字相机或摄像机的成像设备。
<9.相机系统的配置例子>
图30是图示应用根据本技术的该实施例的固态成像设备的相机系统的配置例子的图。
如图30中图示的，相机系统400包括成像设备410，根据该实施例的CMOS图像传感器(固态成像设备)100或300可以应用于该成像设备410，。
例如，相机系统400包括将入射光引导到成像设备410的像素区域(形成对象图像)的光学系统，将入射光(图像光)会聚在成像表面上的透镜420。
相机系统400包括驱动成像设备410的驱动电路(DRV) 430和处理成像设备410 的输出信号的信号处理电路(PRC) 440。
驱动电路430包括定时发生器(图中未图示)，其产生用于驱动成像设备410内的电路的、包括开始脉冲和时钟脉冲的各种定时信号，并使用预定定时信号驱动成像设备 410。
此外，信号处理电路440对成像设备410的输出信号执行诸如⑶S的信号处理。
由信号处理电路440处理的图像信号被存储在诸如存储器的记录介质中。通过打印机等硬拷贝(hard-copy)记录在记录介质中的图像信息。另外，由信号处理电路440处理的图像信号在由液晶显示器等形成的监视器上投影为运动图像。
如上所述，通过在诸如数字相机的成像设备中安装假定为成像设备410的成像设备100，可以实现具有低功耗和高精确度的相机。
此外，本技术可以实现为如下配置。
( I) 一种固态成像设备，包括像素单元，其中以矩阵样式布置多个像素；以及像素信号读出单元，包括执行从像素单元读出的像素信号的模拟-数字(AD)转换的AD转换单元，其中在所述像素单元中包括的每个像素包括多个划分像素，所述多个划分像素被划分到感光性级别或电荷累积量彼此不同的区域，所述像素信号读出单元包括其中对于每行顺序读出信号的正常读出模式和其中以同时和并行方式从多个行读出信号的多倍读出模式， 作为读出像素的每个划分像素的划分像素信号的读出模式，所述像素信号读出单元以对应于以同时和并行方式读出的像素数目的倍数的速度执行读出，并包括根据读出模式的改变而改变帧的配置的功能，以及AD转换单元通过在对划分像素信号执行AD转换时根据读出模式对读出的划分像素信号进行相加来获得一个像素的像素信号。
(2)根据上述(I)的固态成像设备，其中形成η个划分像素，其中在所述多倍读出模式中以同时和并行方式读出η个划分的像素的情况中，所述像素信号读出单元以所述正常读出模式的速度的η倍的速度执行读出，以及其中在所述多倍读出模式中在一个处理时段中执行的AD转换处理的数目小于在所述正常读出模式中在一个处理时段中执行的AD转换处理的数目。
(3)根据上述(I)或(2)的固态成像设备，其中形成η个(这里，η是等于或大于4 的整数)划分像素，所述η个划分像素被分类到M组(这里，M是等于或大于2的整数)，并且在每组中包括的划分像素的感光性条件或曝光时间条件被设置为相同，其中在所述多倍读出模式中以同时和并行方式读出η个划分的像素中在同一组中包括的多个划分像素的情况中，所述像素信号读出单元以所述正常读出模式的速度的(η/Μ)倍的速度执行读出，以及其中在所述正常读出模式中在一个处理时段中执行的AD转换处理的数目与在所述多倍读出模式中在一个处理时段中执行的AD转换处理的数目相同。
(4)根据上述(I)到(3)中任意一个的固态成像设备，其中形成η个划分像素，其中所述像素信号读出单元包括下述读出功能在所述多倍读出模式中，在作为正常读出模式的帧的若干分之一的帧时段中以对应于以同时和并行方式读出的像素数目的倍数的速度执行读出，以及其中，在所述多倍读出模式中，在以同时和并行方式读出η个划分的像素的情况中，在正常读出模式的帧的(I/η)帧的时段中以正常读出模式的速度的η倍的速度执行读出。
(5 )根据上述(I)到(4 )中任意一个的固态成像设备，其中形成η个(这里，η是等于或大于4的整数)划分像素，所述η个划分像素被分类到M组(这里，M是等于或大于2的整数)，并且在每组中包括的划分像素的感光性条件或曝光时间条件被设置为相同，其中所述像素信号读出单元包括下述读出功能在所述多倍读出模式中，在正常读出模式的帧的若干分之一的帧时段中以对应于以同时和并行方式读出的像素数目的倍数的速度执行读出，以及其中在所述多倍读出模式中以同时和并行方式读出η个划分像素中在同一组中包括的多个划分像素的情况中，在所述正常读出模式的帧的(Μ/η)帧的时段中以所述正常读出模式的速度的(η/Μ)倍的速度执行读出。
(6)根据上述(I)到(5)中任意一个的固态成像设备，其中对于所述多个划分像素设置多个感光性条件或曝光时间条件，并且被布置为使得在对角线方向彼此面对的划分像素的感光性条件或曝光时间条件被设置为相同。
(7) 一种固态成像设备，包括像素单元，其中以矩阵样式布置多个像素；以及像素信号读出单元，包括执行从像素单元读出的像素信号的模拟-数字(AD)转换的AD转换单元，其中在所述像素单元中包括的一个像素被形成为多个划分像素，所述多个划分像素被划分到感光性级别或电荷累积量彼此不同的区域，其中所述像素信号读出单元包括其中对于每行顺序读出信号的正常读出模式和其中以同时和并行方式从多个行读出信号的多倍读出模式，作为读出像素的每个划分像素的划分像素信号的读出模式，所述像素信号读出单元在所述多倍读出模式中以对应于以同时和并行方式读出的像素数目的倍数的速度执行读出，并包括根据读出模式的改变而改变帧的配置的功能，以及其中AD转换单元通过在对划分像素信号执行AD转换时对根据读出模式对读出的划分像素信号进行相加来获得一个像素的像素信号。
(8)根据上述(7)的固态成像设备，其中形成η个划分像素，其中在所述多倍读出模式中以同时和并行方式读出η个划分的像素的情况中，所述像素信号读出单元以所述正常读出模式的速度的η倍的速度执行读出，以及其中在所述多倍读出模式中在一个处理时段中执行的AD转换处理的数目小于在所述正常读出模式中在一个处理时段中执行的AD转换处理的数目。
(9)根据上述(7)或(8)的固态成像设备，其中形成η个(这里，η是等于或大于4 的整数)划分像素，所述η个划分像素被分类到M组(这里，M是等于或大于2的整数)，并且在每组中包括的划分像素的感光性条件或曝光时间条件被设置为相同，其中在所述多倍读出模式中以同时和并行方式读出η个划分的像素中在同一组中包括的多个划分像素的情况中，所述像素信号读出单元以所述正常读出模式的速度的(η/Μ)倍的速度执行读出，以及其中在所述正常读出模式中在一个处理时段中执行的AD转换处理的数目与在所述多倍读出模式中在一个处理时段中执行的AD转换处理的数目相同。
(10)根据上述(7)到(9)中任意一个的固态成像设备，其中形成η个划分像素，其中所述像素信号读出单元包括下述读出功能在所述多倍读出模式中，在作为正常读出模式的帧的若干分之一的帧时段中以对应于以同时和并行方式读出的像素数目的倍数的速度执行读出，以及其中，在所述多倍读出模式中，在以同时和并行方式读出η个划分的像素的情况中，在正常读出模式的帧的(I/η)帧的时段中以正常读出模式的速度的η倍的速度执行读出。
(11)根据上述(7 )到(IO )中任意一个的固态成像设备，其中形成η个(这里，η是等于或大于4的整数)划分像素，所述η个划分像素被分类到M组(这里，M是等于或大于2 的整数)，并且在每组中包括的划分像素的感光性条件或曝光时间条件被设置为相同，其中所述像素信号读出单元包括下述读出功能在所述多倍读出模式中，在正常读出模式的帧的若干分之一的帧时段中以对应于以同时和并行方式读出的像素数目的倍数的速度执行读出，以及其中在所述多倍读出模式中以同时和并行方式读出η个划分像素中在同一组中包括的多个划分像素的情况中，在所述正常读出模式的帧的(Μ/η)帧的时段中以对应于所述正常读出模式的速度的(η/Μ)倍的速度执行读出。
(12)根据上述(7)到(11)中任意一个的固态成像设备，其中对于所述多个划分像素设置多个感光性条件或曝光时间条件，并且被布置为使得在对角线方向彼此面对的划分像素的感光性条件或曝光时间条件被设置为相同。
(13). 一种相机系统，包括固态成像设备；以及光学系统，其在固态成像设备上形成对象图像，其中所述固态成像设备包括像素单元，其中以矩阵样式布置多个像素；以及像素信号读出单元，包括执行从像素单元读出的像素信号的模拟-数字(AD)转换的AD转换单元，其中在所述像素单元中包括的每个像素包括多个划分像素，所述多个划分像素被划分到感光性级别或电荷累积量彼此不同的区域，其中所述像素信号读出单元包括其中对于每行顺序读出信号的正常读出模式和其中以同时和并行方式从多个行读出信号的多倍读出模式，作为读出像素的每个划分像素的划分像素信号的读出模式，所述像素信号读出单元在所述多倍读出模式中以对应于以同时和并行方式读出的像素数目的倍数的速度执行读出，并包括根据读出模式的改变而改变帧的配置的功能，以及其中AD转换单元通过在对划分像素信号执行AD转换时根据读出模式对读出的划分像素信号进行相加来获得一个像素的像素信号。
(14) 一种相机系统，包括固态成像设备；以及光学系统，其在固态成像设备上形成对象图像，其中所述固态成像设备包括像素单元，其中以矩阵样式布置多个像素；以及像素信号读出单元，包括执行从像素单元读出的像素信号的模拟-数字(AD)转换的AD转换单元，其中在所述像素单元中包括的一个像素被形成为多个划分像素，所述多个划分像素被划分到感光性级别或电荷累积量彼此不同的区域，其中所述像素信号读出单元包括其中对于每行顺序读出信号的正常读出模式和其中以同时和并行方式从多个行读出信号的多倍读出模式，作为读出像素的每个划分像素的划分像素信号的读出模式，所述像素信号读出单元在所述多倍读出模式中以对应于以同时和并行方式读出的像素数目的倍数的速度执行读出，并包括根据读出模式的改变而改变帧的配置的功能，以及其中AD转换单元通过在对划分像素信号执行AD转换时根据读出模式对读出的划分像素信号进行相加来获得一个像素的像素信号。
本公开包含与2011年9月2日在日本专利局提交的日本优先权专利申请JP 2011-192114中的公开的主题有关的主题，通过引用将其全部内容合并于此。
本领域技术人员应当理解，取决于设计要求和其他因素，可以发生各种修改、组合、子组合和变更，只要它们在所附权利要求或其等效物的范围内即可。
权利要求
1.一种固态成像设备，包括 像素単元，其中以矩阵样式布置多个像素；以及 像素信号读出单元，包括执行从像素单元读出的像素信号的模拟-数字(AD)转换的AD转换单元， 其中在所述像素単元中包括的每个像素包括多个划分像素，所述多个划分像素被划分到感光性级别或电荷累积量彼此不同的区域， 其中所述像素信号读出单元包括其中对于各行顺序读出信号的正常读出模式和其中以同时和并行方式从多个行读出信号的多倍读出模式，作为读出像素的各划分像素的划分像素信号的读出模式，所述像素信号读出单元在所述多倍读出模式中以与以同时和并行方式读出的像素数目的倍数对应的速度执行读出，并包括根据读出模式的改变而改变帧的配置的功能，以及 其中AD转换单元通过在对划分像素信号执行AD转换时根据读出模式对读出的划分像素信号进行相加来获得ー个像素的像素信号。
2.根据权利要求I的固态成像设备， 其中形成η个划分像素， 其中在所述多倍读出模式中以同时和并行方式读出η个划分的像素的情况中，所述像素信号读出单元以所述正常读出模式的速度的η倍的速度执行读出，以及 其中在所述多倍读出模式中在一个处理时段中执行的AD转换处理的数目小于在所述正常读出模式中在一个处理时段中执行的AD转换处理的数目。
3.根据权利要求I的固态成像设备， 其中形成η个(这里，η是等于或大于4的整数)划分像素，所述η个划分像素被分类到M组(这里，M是等于或大于2的整数)，并且在每组中包括的划分像素的感光性条件或曝光时间条件被设置为相同， 其中在所述多倍读出模式中以同时和并行方式读出η个划分的像素中在同一组中包括的多个划分像素的情况中，所述像素信号读出单元以所述正常读出模式的速度的(η/Μ)倍的速度执行读出，以及 其中在所述正常读出模式中在一个处理时段中执行的AD转换处理的数目与在所述多倍读出模式中在一个处理时段中执行的AD转换处理的数目相同。
4.根据权利要求I的固态成像设备， 其中形成η个划分像素， 其中所述像素信号读出单元包括下述读出功能在所述多倍读出模式中，在作为正常读出模式的帧的若干分之一的帧时段中以与以同时和并行方式读出的像素数目的倍数对应的速度执行读出，以及 其中，在所述多倍读出模式中，在以同时和并行方式读出η个划分的像素的情况中，在正常读出模式的帧的(I/η)帧的时段中以正常读出模式的速度的η倍的速度执行读出。
5.根据权利要求I的固态成像设备， 其中形成η个(这里，η是等于或大于4的整数)划分像素，所述η个划分像素被分类到M组(这里，M是等于或大于2的整数)，并且在每组中包括的划分像素的感光性条件或曝光时间条件被设置为相同，其中所述像素信号读出单元包括下述读出功能在所述多倍读出模式中，在正常读出模式的帧的若干分之一的帧时段中以与以同时和并行方式读出的像素数目的倍数对应的速度执行读出，以及 其中在所述多倍读出模式中以同时和并行方式读出n个划分像素中在同一组中包括的多个划分像素的情况中，在所述正常读出模式的帧的(M/n)帧的时段中以所述正常读出模式的速度的(n/M)倍的速度执行读出。
6.根据权利要求I的固态成像设备，其中对于所述多个划分像素设置多个感光性条件或曝光时间条件，并且被布置为使得在对角线方向彼此面对的划分像素的感光性条件或曝光时间条件被设置为相同。
7.一种固态成像设备，包括 像素单元，其中以矩阵样式布置多个像素；以及 像素信号读出单元，包括执行从像素单元读出的像素信号的模拟-数字(AD)转换的AD转换单元， 其中在所述像素单元中包括的一个像素被形成为多个划分像素，所述多个划分像素被划分到感光性级别或电荷累积量彼此不同的区域， 其中所述像素信号读出单元包括其中对于各行顺序读出信号的正常读出模式和其中以同时和并行方式从多个行读出信号的多倍读出模式，作为读出像素的各划分像素的划分像素信号的读出模式，所述像素信号读出单元在所述多倍读出模式中以与以同时和并行方式读出的像素数目的倍数对应的速度执行读出，并包括根据读出模式的改变而改变帧的配置的功能，以及 其中AD转换单元通过在对划分像素信号执行AD转换时根据读出模式对读出的划分像素信号进行相加来获得一个像素的像素信号。
8.根据权利要求7的固态成像设备， 其中形成n个划分像素， 其中在所述多倍读出模式中以同时和并行方式读出n个划分的像素的情况中，所述像素信号读出单元以所述正常读出模式的速度的n倍的速度执行读出，以及 其中在所述多倍读出模式中在一个处理时段中执行的AD转换处理的数目小于在所述正常读出模式中在一个处理时段中执行的AD转换处理的数目。
9.根据权利要求7的固态成像设备， 其中形成n个(这里，n是等于或大于4的整数)划分像素，所述n个划分像素被分类到M组(这里，M是等于或大于2的整数)，并且在每组中包括的划分像素的感光性条件或曝光时间条件被设置为相同， 其中在所述多倍读出模式中以同时和并行方式读出n个划分的像素中在同一组中包括的多个划分像素的情况中，所述像素信号读出单元以所述正常读出模式的速度的(n/M)倍的速度执行读出，以及 其中在所述正常读出模式中在一个处理时段中执行的AD转换处理的数目与在所述多倍读出模式中在一个处理时段中执行的AD转换处理的数目相同。
10.根据权利要求7的固态成像设备， 其中形成n个划分像素，其中所述像素信号读出单元包括下述读出功能在所述多倍读出模式中，在作为正常读出模式的帧的若干分之一的帧时段中以与以同时和并行方式读出的像素数目的倍数对应的速度执行读出，以及 其中，在所述多倍读出模式中，在以同时和并行方式读出η个划分的像素的情况中，在正常读出模式的帧的(I/η)帧的时段中以正常读出模式的速度的η倍的速度执行读出。
11.根据权利要求7的固态成像设备， 其中形成η个(这里，η是等于或大于4的整数)划分像素，所述η个划分像素被分类到M组(这里，M是等于或大于2的整数)，并且在每组中包括的划分像素的感光性条件或曝光时间条件被设置为相同， 其中所述像素信号读出单元包括下述读出功能在所述多倍读出模式中，在正常读出模式的帧的若干分之一的帧时段中以与以同时和并行方式读出的像素数目的倍数对应的速度执行读出，以及 其中在所述多倍读出模式中以同时和并行方式读出η个划分像素中在同一组中包括的多个划分像素的情况中，在所述正常读出模式的帧的(Μ/η)帧的时段中以与所述正常读出模式的速度的(η/Μ)倍对应的速度执行读出。
12.根据权利要求7的固态成像设备，其中对于所述多个划分像素设置多个感光性条件或曝光时间条件，并且被布置为使得在对角线方向彼此面对的划分像素的感光性条件或曝光时间条件被设置为相同。
13.—种相机系统,包括 固态成像设备；以及 光学系统，其在固态成像设备上形成对象图像， 其中所述固态成像设备包括 像素単元，其中以矩阵样式布置多个像素；以及 像素信号读出单元，包括执行从像素单元读出的像素信号的模拟-数字(AD)转换的AD转换单元， 其中在所述像素単元中包括的每个像素包括多个划分像素，所述多个划分像素被划分到感光性级别或电荷累积量彼此不同的区域， 其中所述像素信号读出单元包括其中对于各行顺序读出信号的正常读出模式和其中以同时和并行方式从多个行读出信号的多倍读出模式，作为读出像素的各划分像素的划分像素信号的读出模式，所述像素信号读出单元在所述多倍读出模式中以与以同时和并行方式读出的像素数目的倍数对应的速度执行读出，并包括根据读出模式的改变而改变帧的配置的功能，以及 其中AD转换单元通过在对划分像素信号执行AD转换时根据读出模式对读出的划分像素信号进行相加来获得ー个像素的像素信号。
14.一种相机系统,包括 固态成像设备；以及 光学系统，其在固态成像设备上形成对象图像， 其中所述固态成像设备包括 像素単元，其中以矩阵样式布置多个像素；以及像素信号读出单元，包括执行从像素单元读出的像素信号的模拟-数字(AD)转换的AD转换单元， 其中在所述像素单元中包括的一个像素被形成为多个划分像素，所述多个划分像素被划分到感光性级别或电荷累积量彼此不同的区域， 其中所 述像素信号读出单元包括其中对于各行顺序读出信号的正常读出模式和其中以同时和并行方式从多个行读出信号的多倍读出模式，作为读出像素的各划分像素的划分像素信号的读出模式，所述像素信号读出单元在所述多倍读出模式中以与以同时和并行方式读出的像素数目的倍数对应的速度执行读出，并包括根据读出模式的改变而改变帧的配置的功能，以及 其中AD转换单元通过在对划分像素信号执行AD转换时根据读出模式对读出的划分像素信号进行相加来获得一个像素的像素信号。
全文摘要
一种固态成像设备，包括像素单元，其中以矩阵样式布置像素；以及像素信号读出单元，包括执行从像素单元读出的像素信号的模拟-数字(AD)转换的AD转换单元，其中在所述像素单元中包括的每个像素包括划分像素，所述划分像素被划分到感光性级别或电荷累积量彼此不同的区域，所述像素信号读出单元包括正常读出模式和多倍读出模式，并包括根据读出模式的改变而改变帧的配置的功能，以及其中AD转换单元通过在对划分像素信号执行AD转换时对划分像素信号进行相加来获得一个像素的像素信号。
文档编号H04N5/355GK102984472SQ20121031444
公开日2013年3月20日 申请日期2012年8月30日 优先权日2011年9月2日
发明者皆川佑辅, 浅山豪 申请人:索尼公司