专利名称：一种减小高速信号传输码间干扰的系统的制作方法
技术领域：
本实用新型涉及通信领域，尤其涉及一种减小高速信号传输码间干扰系统。
背景技术：
高速信号传输系统,传输线(cable)对发送器(transmitter ,TX)发出的数据信号的衰减非常严重。导致波形失真，码元不完全重合，引起数据眼图(eye diagram)部分闭合。接收器(receiver，! )将很难对数据进行恢复，所以需要均衡器(equalizer)电路对cable引起的高频衰减进行补偿。
发明内容为解决上述问题，本实用新型提供对数据信号进行有效补偿的一种减小高速信号 传输码间干扰的系统。为达到上述目的，本实用新型采用的技术方案是一种减小高速信号传输码间干扰的系统，其特征在于包括均衡器电路、译码电路、数字积分器电路、码间干扰判决电路、采样电路、时钟数据恢复电路；所述的均衡器电路与时钟恢复电路、译码电路连接，用于输入外部高频衰减信号进行补偿后传递给时钟数据恢复电路，所述时钟数据恢复电路输出高频信号；所述的采样电路与时钟数据恢复电路、码间干扰判决电路连接，用于采集高频信号后输出给码间干扰判决电路进行码间干扰判决，所述码间干扰判决电路输出判决信号；所述数字积分器电路与码间干扰判决电路、译码电路连接，用于接收多个判决信号积分后输出判决积分信号；所述的译码电路接收判决积分信号后控制均衡器电路放大倍数。本实用新型的第一优选方案为，所述的均衡器电路包括源极负反馈电路，所述的源极负反馈电路包括多个选通电容。本实用新型的第二优选方案为，所述的选通电容为32个。本实用新型的第三优选方案为，所述的数字积分器电路包括多个积分器电路。本实用新型的第四优选方案为，所述的译码电路包括二进制码转温度计码电路。本实用新型的第五优选方案为，所述的译码器电路还包括一个积分器，所述积分器连接二进制码转温度计码电路、数字积分器电路。本实用新型的第七优选方案为，所述的码间干扰判决电路包括多个判决电路。本实用新型的第八优选方案为，所述的判决电路包括5个高低电平输入端、I个跳变沿输入端，两个高低电平输出端；5个高低电平输入端和I个跳变沿输入端检测到输入的数据为000011、000110、111100,111001时，判决电路判断为过量补偿，两个高低电平输出端输出有符号数01 ;当检测到输入的数据为0000Q1、000 mo、111110、1110丄1时，判决电路判断为不足补偿，两个高
低电平输出端输出有符号数11。[0016]本实用新型的实用新型思想在于本实用新型通过采样检测时钟数据恢复电路(clock data recovery,⑶R)输出的跳变沿数据及跳变沿前后的数据，得到均衡器电路是过量补偿(over equalizer)还是不足补偿(under equalizer),并反馈一个选通信号给均衡器电路，调节均衡器电路的频率补偿，加大眼的开启，减小码间干扰，改善系统传输性能。本实用新型的技术优势在于本集成电路方案具有检测均衡器电路补偿强弱并调节均衡器电路，减小码间干扰，提高信号传输质量，改善系统传输性能的功能。
以下结合附图与具体实施例对本实用新型做进一步说明。
图I为本实施例整体结构示意图。图2为本实施例整体均衡器电路图。图3为本实施例采样电路的输入数据示意图。图4为本实施例采样电路示意图。图5为本实施例码间干扰判决电路的4种情况示意图。图6为本实施例码间干扰判决电路示意图。图7为本实施例第一数字积分器的电路示意图。图8为本实施例第二积分器电路的电路示意图。图9为本实施例译码电路模块电路示意图。
具体实施方式
参考图1，一种减小高速信号传输码间干扰的系统，均衡器电路、译码电路、数字积分器电路、码间干扰判决电路、采样电路、时钟数据恢复电路；均衡器电路与时钟恢复电路、译码电路连接，用于输入外部高频衰减信号进行补偿后传递给时钟数据恢复电路，时钟数据恢复电路输出高频信号；采样电路与时钟数据恢复电路、码间干扰判决电路连接，用于采集高频信号后输出给码间干扰判决电路进行码间干扰判决，所述码间干扰判决电路输出判决信号；数字积分器电路与码间干扰判决电路、译码电路连接，用于接收多个判决信号积分后输出判决积分信号；所述的译码电路接收判决积分信号后控制均衡器电路放大倍数。串转并电路，为外部应用过程中串联转并联信号转换电路。参考图2,高速信号传输系统,传输线(cable)对发送器(transmitter , TX)发出的数据信号的衰减非常严重。需要均衡器电路(EQ)来补偿信号在传输线上的衰减。均衡器电路由源极负反馈电路组成，主极点位置主要由负反馈电阻与负反馈电容的rc决定。改变均衡器电路的负反馈电阻和负反馈电容可以改变均衡器电路的不同频段的补偿强弱。选通电容通路数M=32。参考图3、图4，采样电路，每次采到8个数据，其中4个中心数据(data，d)及4个跳变沿数据(transition，t)，其中Db〈l:8>对应与图3中的d0到t3的数据;Da〈l:8>对应与图3中的d4到t7的数据。A为2与输入门，B为延时单元，C为时钟采样D触发器。参考图5、图6、将码间干扰判决电路主要由第一、第二、第三、第四判决电路、3bit加法器模块、4bit加法器模块组成。判决电路实现图5的功能，3bit加法器和4bit加法器实现对判决电路输出的积累。整块码间干扰判决电路的输出ISI_det_OUt〈l:0>送往数字积分器电路中积分，数字积分器电路的积分输出intl〈l:0>为正值时，表示均衡器电路对传输信号过量补偿；数字积分器电路输出intl〈l:0>为负值时表不均衡器电路对传输信号不足补偿；数字积分器电路输出intl〈l:0>基本为零时表示均衡器电路对传输信号为适量补偿。码间干扰判决电路中任一一个判决电路每次取采样电路送出的5个相邻的中心数据及采样到的最后两位中心数据间的跳变沿数据(例如d0dld2d3(t3)d4)，作为判决电路的输入信号。判决电路，当检测到输入的数据为0000 (I) U0001 (I)OUlll (O)OUllO (0)I时，判决电路判断为过量补偿，输出有符号数01 (正I);当检测到输入的数据为0000 (0)UOOOl (O)OUlll (I)OUllO (I) I时，判决电路判断为不足补偿，输出有符号数11 (负I)。用图5表示上述4种情况，图6为码间干扰判决电路结构示意图。参考图7，数字积分器电路包括多个积分器电路，图7中为其中第一积分器电路示意图。将码间干扰判决电路的输出ISI_det_OUt〈l:0>送往第一积分器电路中积分，为了提 高判断补偿适量与否的准确性，需要大量的采样样本，我们再在一积分器电路后设置第二积分器电路。参考图8，第二积分器电路为一个IObit的积分器电路(可以根据系统需要改变积分器的位数，来改变减小码间干扰这个方案的带宽)。第二积分器电路以intl〈l:0>为输入信号，int<l :0>为输出信号。当IObit积分器输出最高位sign_bit=l时，int〈l:0>=11,当IObit积分器输出的最高位sign_bit=0时，int〈l:0>=01。参考图9，译码电路模块一个5bit的积分器电路(isi_int_5bit)和一个二进制码转温度计码的译码电路(b2th_5bit)。5bit积分器电路以图7中的int〈l:0>作为输入信号，积分器的时钟信号为图7中clk_int_en,扩展输出为dec_in〈4:0>信号。将dec_in<4:0>作为译码电路(b2th_5bit)的输入信号,输出对应的开关选通信号,选通均衡器电路的源极负反馈电容个数，调节均衡器电路的补偿。
权利要求1.一种减小高速信号传输码间干扰的系统，其特征在于包括均衡器电路、译码电路、数字积分器电路、码间干扰判决电路、采样电路、时钟数据恢复电路； 所述的均衡器电路与时钟恢复电路、译码电路连接，用于输入外部高频衰减信号进行补偿后传递给时钟数据恢复电路，所述时钟数据恢复电路输出高频信号； 所述的采样电路与时钟数据恢复电路、码间干扰判决电路连接，用于采集高频信号后输出给码间干扰判决电路进行码间干扰判决，所述码间干扰判决电路输出判决信号； 所述数字积分器电路与码间干扰判决电路、译码电路连接，用于接收多个判决信号积分后输出判决积分信号；所述的译码电路接收判决积分信号后控制均衡器电路放大倍数。
2.根据权利要求I所述的一种减小高速信号传输码间干扰的系统，其特征在于所述的均衡器电路包括源极负反馈电路，所述的源极负反馈电路包括多个选通电容。
3.根据权利要求2所述的一种减小高速信号传输码间干扰的系统，其特征在于所述的选通电容为32个。
4.根据权利要求I所述的一种减小高速信号传输码间干扰的系统，其特征在于所述的数字积分器电路包括多个积分器电路。
5.根据权利要求I所述的一种减小高速信号传输码间干扰的系统，其特征在于所述的译码电路包括二进制码转温度计码电路。
6.根据权利要求5所述的一种减小高速信号传输码间干扰的系统,其特征在于所述的译码器电路还包括一个积分器，所述积分器连接二进制码转温度计码电路、数字积分器电路。
7.根据权利要求I所述的一种减小高速信号传输码间干扰的系统，其特征在于所述的码间干扰判决电路包括多个判决电路。
8.根据权利要求7所述的一种减小高速信号传输码间干扰系统，其特征在于所述的判决电路包括5个高低电平输入端、I个跳变沿输入端，两个高低电平输出端； 5个高低电平输入端和I个跳变沿输入端检测到输入的数据为000011、0001丄0、111100,111001时，判决电路判断为过量补偿，两个高低电平输出端输出有符号数01 ;当检测到输入的数据为0000Q1、0001即、111110、1110丄1时，判决电路判断为不足补偿，两个高低电平输出端输出有符号数11。
专利摘要本实用新型涉及一种减小高速信号传输码间干扰的系统，其特征在于包括均衡器电路、译码电路、数字积分器电路、码间干扰判决电路、采样电路、时钟数据恢复电路；本实用新型通过采样检测时钟数据恢复电路(clockdatarecovery，CDR)输出的跳变沿数据及跳变沿前后的数据，得到均衡器电路是过量补偿(overequalizer)还是不足补偿(underequalizer)，并反馈一个选通信号给均衡器电路，调节均衡器电路的频率补偿，加大眼的开启，减小码间干扰，改善系统传输性能。
文档编号H04L25/03GK202488483SQ20122008438
公开日2012年10月10日 申请日期2012年3月8日 优先权日2012年3月8日
发明者谢峰 申请人:无锡华大国奇科技有限公司