具有正交读出架构的超高速成像阵列的制作方法

具有正交读出架构的超高速成像阵列的制作方法
【专利摘要】在一个二维成像阵列中安排多个单元像素的方式为沿一个给定行的多个信号电荷被添加到同一行的多个其他相关信号电荷上。沿一个给定列的多个信号电荷被添加到同一列的多个其他相关信号电荷上。总和电荷值同时从行和列中被输出，从而产生一行图像数据和一列图像数据。所得的总和数据暂时被存储在芯片上缓存器中，并且随后在下一个成像周期的整合时间过程中从该芯片上输出，而在成像工作周期中没有损耗。
【专利说明】具有正交读出架构的超高速成像阵列
发明背景发明领域
[0001]本发明涉及成像传感器领域。更具体地，本发明涉及一种图像传感器，所述图像传感器被配置成将来自成像阵列中的像素的信号信息求和，由此产生包括一行和一列图像数据的结果，这些图像数据此后在下一个成像周期的整合时间过程中以一种所希望的方式输出，同时在成像工作周期中没有损耗。
相关技木讨论
[0002]存在常规成像器和成像系统来用于超高速照相术，从而实现一百万帧每秒和更高的图像收集。这些系统使用由多个将入射光子转换为电荷的光敏单元像素建构的成像阵列。
[0003]常规图像传感器将入射的光子转换为电子，这些电子在一个图像整合间隔过程中被收集并且存储在多个传感器像素中。在一个整合间隔完成之后，所收集的电荷被转换为一个电子信号，例如一个电压，该电子信号经由一个定期的、重复的读出周期而从每一个像素中输出。许多像素架构已经在文献中得以描述，每一种像素架构都执行将所收集的信号光子转换为一个电子信号并且随后将该信号信息从成像装置中以一种受控方式输出的相同的基本功能。图1为一个图像像素的一个典型变体的图的实例，该图像像素总体由参考字符10指定。重要的是应了解，在此的实施例中，每一个这类像素电路包括作为一个阵列的部分的一个单独的图像传感器，该阵列作为一个安排形成维度“n”x “m”的一个二维成像阵列。因此，在这类安排中的每一个像素使得电荷能够被整合在电容元件上，在这种情况下，该电容元件是一个反向偏压二极管5，其电容也可以用来将电荷转换为电压。如图1中所示，场效应晶体管(FET) 4作为一个开关工作，以便在一个时钟脉冲被施加到FET4的栅极2输入端上时，周期性地将二极管5上的偏压重置到施加到FET扩散引线I上的水平。二极管5还被展示为连接到FET7的栅极6上。到FET7的电源偏压(未示出)通过FET7的漏极9施加，而FET7的源极11通过一个寻址FET12连接，该寻址FET另外连接到一个阵列列传感线14上。列传感线14被设计成与连接到同一列的其他像素(未示出)共享，其中所关注的一条线可以令人希望地通过利用将计时脉冲沿着线17施加到FET12的栅极上的一个行扫描器16来选择。作为一般的工作方法，在二极管5上产生的入射信号电荷的收集引起在FET12上产生的源极电压11的变化，该变化被传递到列传感线14并且进一步通过列扫描器18传递到传感器输出19。
[0004]取决于该成像阵列的架构，在每一帧期间的光产生电荷可以经由该成像系统以非常高的数据速率输出或存储在芯片上。芯片上的存储典型地使得在成像芯片中的数据的多帧收集和存储能够用于例如在标准的视屏帧速率下的稍后输出。
[0005]然而，对于超高速应用而言，如图1中所示的常规成像器和成像系统的性能受到影响，因为在成像阵列中的所有像素必须被输出以获得含在全景象中的信息。为了进行说明，一个维度“η”像素X “m”像素的二维成像阵列需要输出总数为“n*m”个像素来获得完整图像。这构成了图像读出所需的时间和因此所需的速度的问题，在该速度下连续图像可以由成像阵列收集。
[0006]对不具有芯片上数据存储的当今技术水平成像阵列而言，连续图像可以被收集的速率受限于从成像系统中完全输出所捕获的图像所需的时间。在没有芯片上存储器的情况下，当前一个帧被读出时，一个连续的图像帧可以被收集；然而，该第一个图像帧必须在可以输出下一个帧之前从装置中完全地输出。因此，连续帧之间的时间受到成像器的输出速率控制。连续收集的图像之间的时间受限于成像器的总读出时间的一个示例性装置，这在Stuart Kleinfelder等人的文章“10000巾贞/秒的CMOS数字像素传感器(A10, OOOFrames/s CMOS Digital Pixel Sensor) ”，电气与电子工程师协会杂志(固态电路)，2001年，第36卷，第12期，2049-2058中描述。
[0007]对具有多帧芯片上数据存储能力的当今技术水平的成像阵列而言，连续图像景象可以被收集的速率不受限于读出速率。然而，图像工作周期，即成像装置可用来从图像景象中主动地收集信号的总时间的百分比，受限于总读出时间。具有芯片上数据存储的一个装置可能能够在非常短时间间隔内采集连续图像。然而，一旦芯片上存储器满了，则该装置必须读出这些储存的数据。在此读出时间过程中，成像器不能收集并且存储新图像数据，直到该芯片上存储器被读取并且变得再次可用。图像帧速率不受限于图像读出速率、但图像工作周期受限于总读出时间的一个示例性装置在Munir El-Desouki等人的文章“用于高速度应用的 CMOS 图像传感器(CMOS Image Sensors for High Speed Applications) ”,传感器2009,9430-444 中描述。
发明概述
[0008]信号信息(如由在此配置的传感器所利用)可以通过将借助图像处理而高度压缩的数据求值来从一个获取的图像中获得。具体地，在此所披露的阵列传感器使得一个二维图像能够折叠成两条一维数据线:一条线用于X维度(称作行)并且一条线用于I维度(称作列)。这两条所得的数据线对应地为对每一列和每一行中所有像素的总和信息。这些总和数据线可以用于从全二维图像中获得信息。作为在此所披露的本实施例的一个新颖应用，对在一个整合间隔过程中仅有少数光子撞击到一个成像阵列上的条件下的光子计数应用而言，这两条总和数据线可以提供包括位置和强度数据二者的足够信息来用于一个完整的图像重建。在此，关键在于，对于维度“n”x “m”的一个二维成像阵列而言，所需信号输出周期数与针对当今技术水平成像装置的总数为“n*m”相比被减小到总数为“n+m”。
[0009]因此，本实施例的一个第一方面包括:一个图像传感器，其包括具有列和行的一个传感器像素阵列，每一个像素包括检测一个图像的一个光敏区域、整合并且存储该图像的一个区域、用于从该阵列中的每一个像素中提供两个相同的输出信号的电路系统；一个列转换电路，其被配置成将来自该成像器中每一列共用的像素中的每一个的输出信号对应地求和成一个一维列数据信号，其中每一列有一个数据输入；一个行求和电路，其被配置成与该列转换电路同时地，将来自该成像器中每一行共用的像素中的每一个的输出信号对应地求和成一个一维行数据信号，其中每一行有一个数据输入；多个存储寄存器，其能够为行总和以及列总和二者暂时地存储总和信号数据；以及控制总和信号的芯片外输出的电路系统。
[0010]本实施例的一个第二方面包括一种系统，该系统包括:一个光学倍增器，其被配置成接收指示一个图像的一个入射的光信号，以便产生一个放大的光信号；一个传感器像素阵列，其具有列和行并且被配置成接收该放大的光信号，以便产生与该放大的光信号相对应的电信号，其中每一个像素进一步包括:用于检测入射光的一个光敏区域；用于整合并且存储该传入的光信号的一个区域；用于将该光信号转换为一个电输出的电路系统；以及用于从该传感器阵列中的每一个像素中提供两个相同的输出信号的电路装置，一个列转换电路，其被配置成将来自所述成像器中每一列共用的像素中的每一个的输出信号对应地求和成一个一维列数据信号，其中每一列有一个数据输入；一个行求和电路，其被配置为与该列转换电路同时地，将来自所述成像器中每一行共用的像素中的每一个的输出信号对应地求和成一个一维行数据信号，其中每一行有一个数据输入；多个存储寄存器，其能够为行总和以及列总和二者暂时地存储总和信号数据；其中该信号和行信号指示一个捕获的图像；控制这些总和信号的读出的电路，以及一个处理器，该处理器被配置成使由所述阵列接收的这些光信号的记录的空间和时间特性经历去卷积，以便提取该捕获的图像中的光谱内容。
[0011]因此，在一个景象整合间隔之后，在此披露的传感器输出来自这些单元像素的、光产生的信号，如但不限于在一个配置的质量离子四极杆的末端处接收的离子数据。每一个单元像素输出其信号，并且同时产生该信号与在此行内的具有共性的所有其他单元像素的所有信号的一个求和。一个芯片上存储寄存器捕获并且保持来自所有行的信息，直到发生了这些信息的读出。同时，每一个单元像素输出其信号，并且产生该信号与在此列内的具有共性的所有其他单元像素的所有信号的一个同时求和。一个芯片上存储寄存器捕获并且保持来自所有列的信息，直到发生了这些信息的读出。
[0012]令人希望地，所配置的芯片上存储寄存器中的每一个由多路传输装置来中介，这些装置控制通过应用适当的计时顺序来控制这个或这些总和信号的芯片外输出。该输出信号包括这两个芯片上存储暂存器的完整输出。
附图简要说明
[0013]图1为并入一个阵列中的一个现有技术传感器像素的示意性电路图示，该阵列的扫描和寻址电路仅以框图示出。
[0014]图2为并入一个阵列中的本发明的一个像素的实施例的示意性电路图示，该阵列的扫描和寻址电路仅以框图示出。
[0015]图3为并入一个阵列中的本发明的一个像素的替代实施例的示意性电路图示，该阵列的扫描和寻址电路仅以框图示出。
[0016]图4为并入一个阵列中的本发明的一个像素的另一个有益实施例的示意性电路图示，该阵列的扫描和寻址电路仅以框图示出。
[0017]图5为在此披露的图像传感器的功能框图。
[0018]图6示出了可以用本发明的成像传感器和方法工作的一个三阶质谱仪系统的有益的示例性配置。
[0019]图7示出了配置有如在此所披露的新颖超高速阵列检测器的一个示例性、有益的、所希望的时间和位置检测器系统。
详细说明
[0020]在本发明的描述中，除非含蓄或明确地理解或另外陈述，应理解一个以单数出现的词语涵盖它的相对应的复数，并且以复数出现的词语涵盖它的相对应的单数。另外，除非含蓄或明确地理解或另外陈述，应理解在此描述的任何给定的部件或实施方案、该部件的任何列出的可能的候选或替代物可总体上被单独使用或者彼此组合使用。此外，应理解如在此示出的图不一定是按照比例绘制的，其中这些元件中的一些可能仅仅是为了本发明的清晰而绘制出。并且，参考数字在各图中可能重复，以示出多个对应的或类似的元件。另外，除非含蓄或明确地理解或另外陈述，应理解这样的候选或替代物的任何列表仅仅是说明性的，并不是限制的。此外，除非另外指示，在说明书和权利要求中使用的表达组成部分、组成成分、反应条件等等的数量的数字应被理解为是由术语“大约”所修饰的。
[0021]因此，除非相反地指示，在本发明书和所附权利要求中阐述的数值参数是近似值，可取决于试图通过在此呈现的主题获得的所需要的特性而不同。至少，并且不是试图对本申请的原则或对等物及对权利要求的范围进行限制，应当至少根据报告的有效位数的数字及运用寻常的舍入技术解释每个数值参数。尽管限定在此呈现的主题的广泛范围的数值范围和参数是近似值，但是在具体实例中阐述的数值是尽可能准确地报告的。然而，任何数值本质上就包含了必然的误差，必定导致它们对应的检验测量中的标准偏差。
[0022]现在转到附图，图2为一个代表性像素200的一个示例性新颖电路图，该图具有以下框图图示:列求和213和行求和216的放大器电路；和选择电路系统，如但不限于一个列扫描器215以及一个行扫描器218的电路。类似于以上图1所讨论的电路，电荷在反向偏压二极管205上整合，该反向偏压二极管的电容也用来将电荷转换为电压。为光电二极管的这类二极管205也可以被配置为雪崩光电二极管(内部半导体放大器)来增大载流子密度。二极管205也可以由一个MOS电容器(通常称为一个光栅(photogate))、一个埋入式光电二极管结构或在一个半导体装置中充当一个感光位点的任何电子元件替代。场效应晶体管(FET) 204充当一个开关，该开关借助于施加到栅极203上的一个时钟脉冲而周期性地将二极管205上的偏压重置到施加至FET扩散202上的水平。二极管205还连接到FET207和FET208的栅极的平行组合。用于这两个FET的功率被施加到206。FET207的源极被连接到一个电源209到阵列列传感线211上。重要的是，应指出，FET207和FET208 二者的输出的有益方面为在整合时期结束时均被捆绑到一列和一行中以供求和。因此，列传感211线与同一列的其他像素共享，这些其他像素的输出由列求和放大器213 —起求和。FET208的源极被连接到一个电源210以及阵列行传感线212上。行传感线212与同一行的其他像素共享，这些其他像素的输出由行求和放大器216 —起求和。FET207的源极电压的变化是与FET208的源极电压的变化相同的，并且通过将像素中的入射信号电荷收集到205上引起。来自该列的总和输出被传递到列读取线214，并且进一步被引导通过列扫描器215到达传感器输出220。来自该行的总和输出因此被传递到行读取线217，并且进一步通过行扫描器218传递到传感器输出219。
[0023]图3示出一个代表性像素300的一个替代的有益电路图，该图具有以下框图图示:列求和313和行求和317的放大器电路；和选择性电路系统，如但不限于一个列扫描器315和一个行扫描器319的电路。电荷在反向偏压二极管305上整合,该反向偏压二极管也可以被配置为雪崩光电二极管以增大载流子密度，该反向偏压二极管的电容也用来将电荷转换为电压。二极管305也可以由一个MOS电容器(通常称为一个光栅)、一个埋入式光电二极管结构或在一个半导体装置中充当一个感光位点的任何电子元件替代。FET304充当一个开关，该开关借助于施加到栅极303的时钟脉冲而周期性地将二极管305上的偏压重置到施加至FET扩散302上的水平，如本领域技术人员已知。二极管305还连接到FET307的栅极上。用于FET307的功率被施加到306上。重要的是，应指出，在图3中现在存在两个电容器309和310，这些电容器有益地连接成与图2的电路系统不同的一个放大器。具体地，FET307的源极被连接到一个电源308上并且另外连接到两个电容器309和310各自的一个极板上。309和310中剩余的极板对应地连接到阵列列传感线312和阵列行传感线311上。该列传感线与同一列的其他像素共享，这些其他像素的输出由列求和放大器313 —起求和。类似地，该行传感线与同一行的其他像素共享，这些其他像素的输出由行求和放大器317—起求和。来自列求和放大器的总和输出因此被传递到列读取线314，并且经由能够进行这类操作的控制器而进一步通过列扫描器315传递到传感器输出316。另外，来自行求和放大器的总和输出因此被传递到行读取线318，并且进一步通过行扫描器319传递到传感器输出320。
[0024]图4示出一个代表性像素的另一个替代的有益电路图，如由数字400所表示。这样一类有益像素进一步400包括以下框图图示:一个列求和413放大器电路和行求和放大器电路417 ;以及选择性电路系统，如但不限于一个列扫描器电路415、一个行扫描器电路419、一个行像素选择扫描器电路423以及一个列像素选择扫描器电路424。电荷在反向偏压二极管405上整合，该反向偏压二极管也可以被配置为雪崩光电二极管以增大载流子密度，该反向偏压二极管的电容也用来将电荷转换为电压。二极管405也可以由一个MOS电容器(通常称为一个光栅)、一个埋入式光电二极管结构或在一个半导体装置中充当一个感光位点的本领域技术人员已知的任何电子元件替代。FET404充当一个开关，该开关借助于施加到栅极403上的时钟脉冲而周期性地将二极管405上的偏压重置到施加至FET扩散连接器402上的水平，如本领域技术人员已知。二极管405还连接到FET406的栅极上。用于FET406的功率被施加到407上。
[0025]重要的是，应指出，在图4中，除了两个电容器409和410，还存在控制输出到求和放大器413和求和放大器417的像素的两个选择FET421和FET422。FET406的源极被连接(例如参见参考字符407，)到一个电源408上并且另外连接到选择FET421和FET422的源极节点上，这些FET进而连接到两个电容器409和410各自的一个极板上。409和410中的剩余极板对应地连接到一个阵列列传感线412和一个阵列行传感线411上。该列传感线412与同一列的其他像素共享，这些其他像素的输出由列求和放大器413—起求和。类似地，该行读出线411与同一行的其他像素共享，这些其他像素的输出由行求和放大器417 —起求和。行像素选择扫描器423 (如经由输入423’引导)对每一列像素中的哪些像素被选择为总和输出的一部分提供控制，并且另外控制该求和是否以一种平行的方式同时执行或以一种逐像素扫描的方式执行。列像素选择扫描器424(如经由输入424’引导)对每一行像素中的哪些像素被选择为总和输出的一部分提供控制，并且另外控制该求和是否以一种平行的方式同时执行或以一种逐像素扫描的方式执行。来自列求和放大器的总和输出因此被传递到列读取线414，并且经由能够进行这类操作的控制器而进一步通过列扫描器415传递到传感器输出416。此外，来自行求和放大器417的总和输出因此被传递到行读取线418，并且进一步通过行扫描器419传递到传感器输出420。
[0026]图5(如由数字500表示)示出本发明实施例的一个成像系统的一个有益和有功能的框图。图5因此总体上示出包括一个像素阵列501的一个成像系统500，其中一个单独的像素可以被配置成如图2、图3、图4所示或允许形成如以上所讨论的一个总和列线输出和一个总和行线输出的其他配置。这类像素的阵列501因此接收一个图像并且共同地产生景象整合的一个电气实施例，该景象整合非常有益于以下情况:仅有少数光子撞击在成像阵列501上，但其中这类光子包括有用信息(例如质谱仪四极杆的光子转换的输出或关于天文观测的光子收集)。
[0027]如在图5中所示，如一个行求和放大器电路503的一个行寄存器因此接收一个行数据线，而如一个列求和放大器电路502的一个列寄存器接收一个列数据线。选择电路系统(如但不限于列扫描器507和行扫描器508)连接到以上总体描述的这些行寄存器和列寄存器。对于每一个图像，选择电路系统(例如列扫描器507和行扫描器508)同时控制一个行数据线和一个列数据线的输出。行数据线和列数据线内的对应元件可以任选地被加权。还如图5中所示，输出放大器504和505提供总和信息到外部世界的接口，以便提供有用的时间并且重要地是提供稀疏(sparse)空间信息。
[0028]在工作过程中，信号信息是通过将二维图像折叠成一维数据的两个数据线来对数据求值而因此从图像中获得的:行数据线包括X维度数据并且列数据线包括I维度数据。行和列数据线对应地为在每一列和每一行中的所有像素的总和信息。这些总和数据线可以用于获得来自全二维图像的信息。
[0029]举例来说，如上所述，本实施例非常有益于在以下条件下的光子计数应用:在整合间隔过程中，仅有少数光子撞击到成像阵列上(例如一个质谱仪四极杆的输出)。确切地，这两个总和数据线提供足够信息来进行完整的图像重建，所述信息包括位置数据和强度数据二者。重申的是，对于维度“n”x“m”的二维成像阵列，其中η为行数并且m为列数，所需信号输出周期数与针对当今技术水平成像装置的总数为“n*m”相比被减小到总数为“n+m”。
[0030]为了提供本发明的另外细节，在数据采集周期开始时，电荷经由本领域已知方法从成像阵列501中被清除并且入射的光子被允许收集在两维m xn的感光像素阵列501中。在图像采集周期结束时，在阵列501的每一个像素(如以上讨论的在图3或图4中示出的一个像素)中收集的“一个”信号的代表在水平方向和在竖直方向上以一种逐行和逐列的方式求和。为了输出总和信号信息，启动列扫描器507和行扫描器508。对应于选定的行和列的总和输出随后可在芯片504和芯片505的输出处获得以供读出。如果可以读取所希望和另外的行和列，则扫描器507和508随后可以被增量。在最标准的操作模式中，扫描器被增量并且读出过程被重复直到从芯片中读出所有m行和所有η列。可见以此方式，与需要m与η的乘积次读取以完全读出的一个标准成像装置相比，该阵列的全部读出包括m+n次读取。
[0031]如上所述，所实施的系统在传入的景象中只有非常少光子的情况下是最有用的。图5也示出信号通路(即在阵列的前方)中的光电倍增器装置509。这个光电倍增器509可以是提供入射光子放大的任何装置。典型光电倍增器的实例为一个微通道板或本领域技术人员已知的任何其他光电倍增器。光电倍增器或微通道板因此针对每一个入射的光子产生一光子束(或如电子的其他可检测粒子)。以此方式，由单个光子产生的信号的尺寸可以被增大到装置500的噪声基底之上的水平，由此允许单个光子的无二义性检测。
[0032]在阵列之前提供放大的一个替代方案也可以通过被配置在图2、图3以及图4的示例性像素内的内部载波放大，例如一个雪崩倍增器、一个光子放大器等。这也确保了信噪比的增大，从而容易检测到所希望的信号。也可以提供一个或多个帧缓存器用于将数据输出至显示器。另外，作为总体设计的部分，电路系统可以被配置成用于平行地寻址并且输出来自每一行的总和电信号以供芯片外读出和/或被配置成用于以一种顺序的方式寻址并且输出来自每一行的总和电信号以供芯片外读出。
与检测器阵列一起使用的质暈四极杆示例性应用
[0033]转回参看附图，图6示出一个三阶质谱仪系统(例如一个商用的Finnigan TSQ)的一个有益示例性配置，如由参考数字600总体所指示，该配置具有拥有被配置在该系统的检测器组件666中的正交读出架构的一个超高速成像阵列。然而，应了解的是，在图6中示出的质谱仪系统600是以非限制性的有益实例呈现的并且因此本阵列检测器发明也可以结合其他质谱仪系统和/或具有与在此所描绘的那些不同的架构和配置的其他系统来实践。另外并且重要地，图6中所示的四极质谱仪系统600在以下方面不同于常规的四极质谱仪:本发明包括具有正交读出架构的超高速成像阵列、用于在离子离开该四极杆时观察这些离子的位置灵敏检测器组件666，而常规四极质谱仪仅计数离子而不记录这些离子的相对位置。
[0034]质谱仪600的工作可以通过已知类型的不同电路系统的一个控制器和数据系统(未描绘)进行控制并且可以通过它来获取数据，该系统可以被实施为用于既对在此所披露的超高速阵列检测器组件666又对其他质谱仪和/或相关仪器的提供仪器控制和数据分析的通用或专用处理器(数字信号处理器(DSP))、固件、软件中的任何一种或其组合，和/或被配置成执行能够对这类仪器装备进行控制的一组指令的硬件电路系统。从超高速阵列检测器组件666和相关仪器接收的数据的这类处理也可以包括取平均值、扫描分组、去卷积、库搜索、数据存储以及数据报告。
[0035]也应了解，针对包括超高速阵列检测器组件666的系统600的指令也可以包括数据的合并、向使用者导出/显示/输出结果等，并且可以经由基于数据处理的系统(例如一个控制器、一台计算机、一台个人计算机等)来执行，该系统包括用于执行上述指令和对系统600的控制功能的硬件和软件逻辑。
[0036]另外，如以上所描述，这类指令和控制功能也可以由如图6所示的一个质谱仪系统600来实施，如通过机器可读介质(例如计算机可读介质)所提供的。根据本发明的多个方面，计算机可读介质是指本领域技术人员已知的并且了解的介质，这些介质已经编码有以一台机器/计算机可以读取(即，扫描/感测)的、并且由所述机器/计算机的硬件和/或盤胜可解释的形式提供的信息。
[0037]因此，如图6所示，当由被配置在系统600中的四极杆664引导的一个有益的超高速阵列检测器组件666接收到一个给定频谱的质谱数据时，嵌入本发明的计算机程序中的信息可以被用来例如从该质谱数据中提取对应于一组选定的质荷比的数据。此外，嵌入本发明的计算机程序中的信息可以被用来以本领域技术人员理解并希望的方式实施用于标准化、转移数据、或从原始文件中提取不想要的数据的方法。
[0038]转回参看图6的示例性质谱仪600系统，含有所关注的一种或多种分析物的一个样品可以经由一个离子源652在或接近大气压或在由系统要求所定义的压力下操作而电离。因此，该离子源652可以包括但不严格局限于电子电离(EI)源、化学电离(Cl)源、基质辅助激光解吸电离(MALDI)源、电喷射电离(ESI)源、大气压化学电离(APCI)源、纳米电喷射电离(NanoESI)源、以及大气压电离(API)等等。
[0039]所得离子经由预定的离子光学件被引导，从而被促使穿过一系列具有渐减压力的腔室，这些离子光学件通常可以包括管式透镜、分离器(skimmer)以及多极杆(例如参考字符653和654，选自射频RF四极和八极离子引导件)等等，这些腔室操作性地引导并聚焦此类离子以便提供良好的传输效率。这些不同的腔室与连接到一组泵(未示出)的多个相应端口 680(在图中用箭头表示)连通以便将压力维持在所希望的值。
[0040]图6的示例性系统600被展示为包括一个三阶配置664，该三阶配置具有电连接到对应电源(未示出)上的、标记为Q1、Q2和Q3的区段，以便作为四极离子引导件来工作，该四极离子引导件也可以在更高等级的多极场(例如八极场)的存在下操作，如本领域普通技术人员已知的。应指出，本发明的这类极结构可以在仅有射频(RF)的模式或者一个RF/DC模式中工作。取决于具体施加的RF和DC电势，仅允许具有选定荷质比的离子穿过此类结构，而剩余的离子遵循不稳定的轨迹从而导致从施加的多极场中逸出。当仅有一个RF电压被施加到预先确定的电极(例如球形的、双曲线的、扁平的电极对等)之间时，操作该设备来传输以一种敞开方式高于某个阈质量的离子。当RF和DC的组合电压被施加在预先确定的杆对之间时，存在一个上截止质量和一个下截止质量二者。随着DC与RF电压的比率的增大，离子质量的传输频带变窄，以便提供滤质器操作，如本领域技术人员已知并且理解。
[0041]因此，对本发明的多极装置的预先确定的相反电极施加的RF和DC电压(如图6中所示(例如Q3))可以被施加的方式为提供预先确定的稳定性传输窗口，该窗口被设计成使得更大的离子传输率能够被引导穿过该仪器、在出口孔处由超高速阵列检测器566收集并且被处理从而确定质量特征。
[0042]应了解，被包含在具有例如m/z、RF以及DC电压的固定初始条件的四极仪器(例如图6的Q3)内的离子令人希望地被场诱导以跟随具有空间射束特征的一个振动轨道，该空间射束特征作为沿着四极杆长度的轴向位移的一个函数而变化。因此，射束的轨迹为沿着该装置的长度的较窄和较宽区域的一个空间节点图案，该图案可以在仪器的出口孔处观察到，但此前没有在本领域提供。
[0043]然而，观察这类变化特征的一个简单化的配置是通过如在此所披露的超高速阵列检测器组件666。事实上，应指出，在一个四极杆的出口孔处在一个预先确定的空间平面上存在与时间相关的多个质量离子位置，每一个位置具有不同细节和信号强度。为了有益地记录这类信息，本发明的空间/时间检测器超高速阵列检测器组件666的配置实际上多少是一个多针孔阵列，该阵列实质上提供了多个分辨通道以便在空间上将这些单独的偏移图案记录为具有嵌入的质量内容的图像。重要地，被配置在图6的系统600中的本超高速阵列检测器组件666使得所希望的离子数据能够以一个或多个图像的形式获取，这些数据作为在每一个RF和/或施加的DC电压下的RF相的函数，因为所施加的RF和DC电压可以被配置成确定地随着RF相阶跃或旋转(slew)。在被记录时，本发明可以被控制，以因此通过利用预期离子离开图案的所有信息构造的一个模型来在记录的图像或多个图像的阵列中探索全部质谱内容。
[0044]本发明通过经由超高速阵列检测器组件666收集具有不同m/z的空间分散的离子(甚至在它们基本上同时离开四极杆664时)来探索这类变化特征。例如，在给定的时刻，具有质量A的离子和具有质量B的离子可以在仪器的离开截面中位于两个不同的集群中。本发明以在10个RF周期、更通常低至一个RF周期(例如，IMHz的典型RF周期对应于约I微秒的时间帧)的量级上的时间分辨率或以亚RF周期的特异性获取了分散的离开离子，以提供在每个RF和/或施加的DC电压下作为RF相的函数的一个或多个收集的图像的形式的数据。一旦收集到，本发明可以在超高速阵列检测器组件566所捕获的一个或多个图像中通过将离子离开图案去卷积所构造的模型来提取全部质谱内容并且因此提供所希望的离子信号强度，甚至是在干扰信号的附近。
[0045]图7不出用于图6的阵列检测器组件阵列666的一个功能配置,如由数字700表示。来自四极谱仪的离子撞击在由微通道板702和荧光转换器屏幕704组成的离子到光子转换器上。从该转换器中所得的光学输出借助于一个光学导管708聚焦到超高速阵列检测器712上。因此，由于二维图像折叠成一维数据的两条线:一条线用于X维度(称作行)并且一条线用于I维度(称作列)，同时施加的DC偏移和RF振幅是倾斜的，所以代表在超高速成像阵列检测器712 (在图6中指代为666)处接收的、到达702的离子的图像的时间序列可以以高时间采样速率被获取。去卷积算法此后重建了到达检测器712(在图6中指代为666)的离子质荷比值的分布，从而提供了“质谱”，实际上是荷质比谱。考虑到本发明的高数据速率和计算要求，通常使用图形处理单元(GPU)来将数据流实时转化为质谱。
[0046]已经描述了旨在为说明性的并且不具有限制性的新颖图像传感器的优选实施例，该图像传感器的像素并入有用于以正交形式同时求和地读出所有像素的装置，应指出，可以由本领域的技术人员根据以上传授内容做出修改和变体。因此，应了解，可以在由以下权利要求界定的本发明的范围和精神内所披露的本发明的特定实施例中做出变化。
【权利要求】
1.一种图像传感器,包括: 一个具有多个列和多个行的传感器像素阵列，其中组成所述传感器像素阵列的一个离散像素进一步包括； 检测一个图像的一个光敏区域， 整合并且存储所述图像的一个区域， 用于从组成所述传感器像素阵列的所述离散像素中的每一个中提供一对相同的输出信号的电路系统， 多个列电路，在所述图像传感器中的每一列中配置一个该列电路，并且这些列电路进一步被配置成将在一个特定离散像素中产生的所述相同信号对中的一个与来自每一个成像器列的一个共用列的一组选定的所述离散像素中的每一个离散像素的所述信号求和成一个总和列数据信号；以及 多个行电路，在所述图像传感器中的每一行中配置一个该行电路，并且这些行电路进一步被配置成将在所述特定离散像素中产生的所述相同信号对中的第二个与来自每一个成像器行的一个共用行中的一组选定的所述离散像素中的每一个离散像素的所述信号求和成一个总和行数据信号。
2.如权利要求1所述的传感器，进一步包括用于存储这些总和列数据信号中每一个的电路系统，每一列中有一个该电路系统；以及用存储于这些总和行数据信号中每一个的电路系统，每一行中有一个该电路系统。
3.如权利要求1所述的传感器，进一步包括:用于存储这些总和列数据信号中每一个的电路系统，每一列中有一个该电路系统；用于存储这些总和行数据信号中每一个的电路系统，每一行中有一个该电路系统；以及一个被配置的传感器电路系统，该传感器电路系统连接到所述阵列并且被配置成输出所述一维列信号和所述一维行信号。
4.如权利要求3所述的传感器，其中所述传感器电路系统进一步被配置成用于平行地寻址并且输出来自每一行的该总和电信号以供芯片外读出。
5.如权利要求3所述的传感器，其中所述传感器电路系统进一步被配置成用于平行地寻址并且输出来自每一列的该总和电信号以供芯片外读出。
6.如权利要求3所述的传感器，其中所述传感器电路系统进一步被配置成用于顺序地寻址并且输出来自每一行的该总和电信号以供芯片外读出。
7.如权利要求3所述的传感器，其中所述传感器电路系统进一步被配置成用于顺序地寻址并且输出来自每一列的该总和电信号以供芯片外读出。
8.如权利要求1所述的传感器，其中一个光学倍增装置被配置成在图像检测之前放大入射的光信号。
9.如权利要求1所述的传感器，其中所述光学倍增装置为一个微通道板。
10.如权利要求1所述的传感器，其中所述光学倍增装置为一个内部半导体载波放大器。
11.一种系统,包括: 一个光学倍增器，该光学倍增器被配置成接收指示一个图像的一个入射的光信号，以便产生一个放大的光信号； 一个具有多个列和多个行的传感器像素阵列，其中组成所述传感器像素阵列的一个离散像素进一步包括； 检测一个图像的一个光敏区域， 整合并且存储所述图像的一个区域， 用于从组成所述传感器像素阵列的所述离散像素中的每一个中提供一对相同的输出信号的电路系统， 多个列电路，在所述图像传感器中的每一列中配置一个该列电路，并且这些列电路进一步被配置成将在一个特定离散像素中产生的所述相同信号对中的一个与来自每一个成像器列的一个共用列的一组选定的所述离散像素中的每一个离散像素的所述信号求和成一个总和列数据信号；以及 多个行电路，在所述图像传感器中的每一行中配置一个该行电路，并且这些行电路进一步被配置成将在所述特定离散像素中产生的所述相同信号对中的第二个与来自每一个成像器行的一个共用行中的一组选定的所述离散像素中的每一个离散像素的所述信号求和成一个总和行数据信号； 一个被配置的列存储电路系统，该列存储电路系统用于以一种一维数据格式形式存储这些总和列数据信号中的每一个，每一列中有一个该列存储电路系统；以及 一个被配置的行存储电路系统，该行储存电路系统用于以一种一维数据格式形式存储这些总和行数据信号中的每一个，每一行中有一个该行存储电路系统；以及 一个处理器，其被配置成使由所述阵列接收到的所述光信号的所记录的空间和时间特性经历去卷积，以便提取所捕获到的图像中的光谱内容。
12.如权利要求11所述的系统，其中所述光学倍增器为一个微通道板。
13.如权利要求11所述的系统，进一步包括内部半导体载波放大以在图像检测之前放大该入射的光信号。`
14.如权利要求11所述的系统，进一步包括一个传感器电路系统，该传感器电路系统连接到所述阵列上并且被配置成用于输出所述一维列信号和所述一维行信号。
15.如权利要求11所述的系统，其中所述传感器电路系统进一步被配置成用于平行地寻址并且输出来自每一行的该总和电信号以供芯片外读出。
16.如权利要求11所述的系统，其中所述传感器电路系统进一步被配置成用于顺序地寻址并且输出来自每一行的该总和电信号以供芯片外读出。
17.如权利要求11所述的系统，其中所述传感器电路系统进一步被配置成用于平行地寻址并且输出来自每一列的该总和电信号以供芯片外读出。
18.如权利要求11所述的系统，其中所述传感器电路系统进一步被配置成用于顺序地寻址并且输出来自每一列的该总和电信号以供芯片外读出。
【文档编号】H04N5/3745GK103731612SQ201310061441
【公开日】2014年4月16日 申请日期:2013年2月27日 优先权日:2012年10月10日
【发明者】M.瓦兹沃思 申请人:赛默飞世尔科技有限公司