电流放大器及使用该电流放大器的发射器的制造方法
【专利摘要】本发明提供一种电流放大器及使用该电流放大器的发射器。该电流放大器包含：第一晶体管，具有耦接于前级电路的栅极、耦接于电流源的漏极以及偏置为恒压电平的源极；第二晶体管，具有源极、漏极和耦接于该电流源的栅极；第一阻抗电路，耦接于该第一晶体管的栅极与该第二晶体管的源极之间；以及第二阻抗电路，耦接于该第二晶体管的源极与接地端之间；其中该电流放大器从该前级电路接收输入电流并在该第二晶体管的漏极产生输出电流。需注意的是没有电流源连接至该第一晶体管的源极，本发明可降低数模转换器的输出摆幅，而不影响传输效率。
【专利说明】电流放大器及使用该电流放大器的发射器
【【技术领域】】
[0001 ] 本发明关于电流放大器及使用该电流放大器的发射器。
【【背景技术】】
[0002]如今，在现代通信系统中出现了高数据率及远距离传输的需求。因此，高速及高线性发射器越来越重要。电流驱动(current-steering)数模转换器(digital-to-analogconverter, DAC)是实现高速及高分辨率发射器的一个好的候选,但是难以设计出单一电流模式的DAC,在高工作频率上以大的输出摆幅(output swing)及轻度失真满意地运作。
【
【发明内容】
】
[0003]有鉴于此，本发明提供一种电流放大器以及使用该电流放大器的发射器。
[0004]依据本发明一实施例，提供一种电流放大器，包含至少两个晶体管和至少两个阻抗电路。第一晶体管，具有耦接于前级电路的栅极、耦接于电流源的漏极以及偏置为恒压电平的源极；第二晶体管具有源极、漏极和耦接于该电流源的栅极；第一阻抗电路，耦接于该第一晶体管的栅极与该第二晶体管的源极之间；以及第二阻抗电路，耦接于该第二晶体管的源极与接地端之间；其中该电流放大器从该前级电路接收输入电流并在该第二晶体管的漏极产生输出电流。请注意，没有电流源连接至该第一晶体管的源极。
[0005]此外，在本发明另一实施例中，本发明提供一种发射器，包含该电流放大器和单端数模转换器。该单端数模转换器的单一输出具有耦接至该电流放大器的该第一晶体管的栅极。该发射器的设计为单端设计。
[0006]在另一实施例中，提供另一种电流放大器，包含至少四个晶体管和至少四个阻抗电路。第一-第一晶体管，具有耦接于前级电路正极输出端的栅极、耦接于第一电流源的漏极以及偏置为恒压电平的源极；第一-第二晶体管，具有源极、漏极和耦接于该第一电流源的栅极；第一-第一阻抗电路，耦接于该第一-第一晶体管的栅极与该第一-第二晶体管的源极之间；第一-第二阻抗电路，耦接于该第一-第二晶体管的源极与接地端之间;第二-第一晶体管，具有耦接于该前级电路负极输出端的栅极、耦接于第二电流源的漏极以及偏置为恒压电平的源极；第二 -第二晶体管，具有具有源极、漏极和耦接于该第二电流源的栅极；第二 -第一阻抗电路，耦接于该第二 -第一晶体管的栅极与该第二 -第二晶体管的源极之间；第二-第二阻抗电路，耦接于该第二-第二晶体管的源极与该接地端之间；依据该结构，该电流放大器在该第一-第一晶体管的栅极和该第二-第一晶体管的栅极分别从该前级电路接收正输入电流和负输入电流，并在该第一-第二晶体管的漏极和该第二-第二晶体管的漏极分别产生负输出电流和正输出电流。请注意，没有电流源连接至该第一-第一晶体管的源极且没有电流源连接至该第二-第一晶体管的源极。
[0007]此外，在另一示范性实施例中，提供一种发射器，包含该另一种电流放大器和差分数模转换器。该差分数模转换器具有耦接至该电流放大器的该第一-第一晶体管的栅极的正输出端以及耦接至该电流放大器的该第二-第一晶体管的栅极的负输出端。该发射器为差分结构。
[0008]上述电流放大器及使用该电流放大器的发射器中，电流放大器可降低数模转换器的输出摆幅，而不影响传输效率。
【【专利附图】
【附图说明】】
[0009]图1为依据本发明示范性实施例的电流放大器；
[0010]图2为单端设计发射器200 ；
[0011]图3A至图3C为依据本发明示范性实施例的多个电流放大器，其中提供的晶体管M3的栅极具有偏执电压Vb，其源极耦接至晶体管Ml的漏极，以及其漏极与晶体管M2的栅极一起稱接至电流源CS ；
[0012]图4A为为依据本发明示范性实施例的伪差分结构的电流放大器；
[0013]图4B为依据本发明另一示范性实施例的伪差分结构的电流放大器；
[0014]图5为差分结构的发射器500。
【【具体实施方式】】
[0015]图1为依据本发明示范性实施例的电流放大器，包含至少两个晶体管Ml和M2以及至少两个阻抗电路Zi和Zs。晶体管Ml的栅极通过节点X稱接于前级电路(former-stagecircuit)。如图所示，前级电路为电流放大器提供输入电流Iin。此外，晶体管Ml的漏极耦接于电流源(简化为阻抗元件Zo)且源极的偏置电压为恒定电压电平(例如接地，但不限于此)。晶体管M2的栅极耦接于电流源(Zo)并有一源极和漏极。阻抗电路Zi耦接在晶体管Ml的栅极与晶体管M2的源极之间。阻抗电路Zs耦接在晶体管M2的源极与接地端之间。根据接收到的输入电流Iin，电流放大器在晶体管M2的漏极产生输出电流Ιο。负载阻抗Π可耦接于晶体管M2的漏极，因此输出电流1可被转换为电压值。
[0016]请注意，没有电流源连接至晶体管Ml的源极。晶体管Ml源极的电压电平以一恒定偏置电压保持不变，而不是共模(common mode)偏置设计。因此，所揭露的电流放大器在单端(single ended)应用中运作良好。
[0017]图2为单端设计发射器200。发射器200包含图1的电流放大器以及单端数模转换器202。单端数模转换器202的单一输出耦接于电流放大器的晶体管Ml的栅极。通过节点X，单端数模转换器202为电流放大器提供输入电流Iin，并且由电流放大器产生单一输出电流1并耦合至负载阻抗Π以进行电流至电压变换。当应用至传输操作时，因为在电流放大器的晶体管Ml的源极不需要有源设备，所以由图1的电流放大器实现了低噪声及高带宽。
[0018]图3A至图3C为依据本发明示范性实施例的多个电流放大器，其中提供的晶体管M3的栅极具有偏执电压Vb、源极耦接至晶体管Ml的漏极、以及漏极与晶体管M2的栅极一起耦接至电流源CS。
[0019]在图3A中，电阻Ri耦接在晶体管Ml的栅极与晶体管M2的源极之间以实施图1的阻抗电路Zi，以及电阻Rs耦接在晶体管M2的源极与接地端之间以实施图1的阻抗电路Zs0由于Ml，M2，CS，Ri以及Rs形成的反馈网络，不论多大的输入电流Iin注入到节点X，Ml的栅极电压都几乎保持恒定。这意味着所揭露的电流放大器具有小的输入阻抗。Ri两端的电压随Iin和1=-(l+Ri/Rs)*Iin而变化。通过改变Ri和Rs的电阻值，电流放大器的电流增益为可控制的。与需要额外有源设备用于共模偏置的传统电流放大器相比，本电路设计更加简单。
[0020]与图3A相比，图3B进一步包含了电容Ci，与电阻Ri并联连接。并联连接的Ri和Ci形成图1的阻抗电路Zi，作为低通滤波器。
[0021]与图3A相比，图3C进一步包含了电容Cs，与电阻Rs并联连接。并联连接的Rs和Cs形成图1的阻抗电路Zs，作为高通滤波器。
[0022]图3A至图3C的阻抗电路的实施方式不意味着本发明范围的限制。举例来说，通过使用并联连接的电阻和电容配对以实现阻抗电路Zi以及使用并联连接的电阻和电容配对以实现阻抗电路Zs，可提供带通功能。
[0023]此外,基于图1的电路，揭露了一种伪差分(pseudo differential)电流放大器。
[0024]图4A为依据本发明示范性实施例的伪差分结构的电流放大器。首先，讨论图4A电路的右边部分。晶体管Mll的栅极耦接于前级电路的正极输出端，用以接收正输入电流Iin+，其漏极耦接于电流源CS1，其源极偏置电压为恒定电压电平(例如接地，但不限于此)。晶体管M12的栅极耦接于电流源CS1，并具有一源极和漏极。阻抗电路Zll耦接在晶体管Mll的栅极与晶体管M12的源极之间。阻抗电路Z12耦接在晶体管M12的源极与接地端之间。晶体管M13为可选的，其栅极的偏置电压为偏压Vb，其源极耦接于晶体管Mll的漏极，其漏极与晶体管M12的栅极一起耦接于电流源CSl。在晶体管M12的漏极产生负输出电流Ιο-。
[0025]接着，讨论图4A电路的左边部分。晶体管M21的栅极耦接于前级电路的负极输出端，用以接收负输入电流Iin-，晶体管M21的漏极耦接于电流源CS2，源极偏置电压为恒定电压电平(如图所示，连接在接地端)。晶体管M22的栅极耦接于电流源CS2，并具有一源极和漏极。阻抗电路Z21耦接在晶体管M21的栅极与晶体管M22的源极之间。阻抗电路Z22耦接在晶体管M22的源极与接地端之间。晶体管M23为可选的，其栅极的偏置电压为偏压Vb，其源极耦接于晶体管M21的漏极，其漏极与晶体管M22的栅极一起耦接于电流源CS2。在晶体管M22的漏极产生正输出电流Ιο+。
[0026]图4Β为依据本发明另一示范性实施例的伪差分结构的电流放大器。与图4Α的电流放大器相比，图4Β的电路还提供电阻R，将晶体管Mll的源极和晶体管Μ21的源极耦接至接地端。因此，晶体管Mll的源极和晶体管Μ21的源极偏置在恒定电压电平I*R，以代替偏置在接地电平。
[0027]将晶体管Mll的源极和晶体管M21的源极偏置的恒定电压电平并不限制为接地电平或电压电平V(=I*R)。不连接任意电流源至晶体管M12的源极和晶体管M22的源极的任何恒定电压偏置电路，也在本发明的范围。因为在晶体管Mll的源极和晶体管M21的源极不需要有源设备，当应用至传输操作时，所揭露的伪差分电流放大器保证了低噪声及高带宽。
[0028]依据本发明示范性实施例，图5为差分结构的发射器500，包含伪差分电流放大器502和差分数模转换器504。伪差分电流放大器502可以图4A或图4B的电路来实现。差分数模转换器504具有正极输出端和负极输出端,分别为伪差分电流放大器502提供正输入电流Iin+和负输入电流Iin-。
[0029]本发明上述实施例所揭露的发射器中，通过耦接上述电流放大器，可降低数模转换器的输出摆幅，而不影响传输效率，例如电流放大器耦接至电流模式数模转换器以降低数模转换器的输出摆幅，而不影响传输效率。
[0030]本发明可以其他特定形式体现而不脱离本发明的精神和基本特征。上述实施例仅作为说明而非用来限制本发明，因此，本发明并非限定于本说明书揭露的特定实施例，而是符合此处揭露的原理及新颖特征的最大范围。本发明的保护范围当视所附的权利要求所界定者为准。凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
【权利要求】
1.一种电流放大器,其特征在于,包含: 第一晶体管，具有耦接于前级电路的栅极、耦接于电流源的漏极以及偏置为恒压电平的源极； 第二晶体管，具有源极、漏极和耦接于该电流源的栅极； 第一阻抗电路，耦接于该第一晶体管的栅极与该第二晶体管的源极之间；以及 第二阻抗电路，耦接于该第二晶体管的源极与接地端之间； 其中该电流放大器从该前级电路接收输入电流并在该第二晶体管的漏极产生输出电流。
2.如权利要求1所述的电流放大器，其特征在于，没有电流源连接至该第一晶体管的源极。
3.如权利要求1所述的电流放大器，其特征在于，该第一晶体管的源极直接连接至该接地端。
4.如权利要求1所述的电流放大器，其特征在于，该第一晶体管的漏极通过第三晶体管耦接至该电流源，并且，该第三晶体管的栅极偏置为一偏压、源极耦接至该第一晶体管的漏极、以及漏极与该第二晶体管的栅极一起耦接至该电流源。
5.如权利要求1所述的电流放大器，其特征在于，该第一阻抗电路包含一电阻，且该电阻耦接于该第一晶体管的栅极与该第二晶体管的源极之间。
6.如权利要求5所述的电流放大器，其特征在于，该第一阻抗电路还包含与该电阻并联连接的一电容。
7.如权利要求1所述的电流放大器，其特征在于，该第二阻抗电路包含一电阻，且该电阻耦接于该第二晶体管的源极与该接地端之间。
8.如权利要求7所述的电流放大器，其特征在于，该第二阻抗电路还包含与该电阻并联连接的一电容。
9.一种发射器，其特征在于，包含: 如权利要求1所述的该电流放大器；以及 单端数模转换器，具有耦接至该电流放大器的该第一晶体管的栅极的单一输出。
10.如权利要求9所述的发射器，其特征在于，该电流放大器的该第二晶体管的漏极耦接至负载阻抗，从而该输出电流被转换至电压值。
11.一种电流放大器，其特征在于，包含: 第一-第一晶体管，具有耦接于前级电路正极输出端的栅极、耦接于第一电流源的漏极以及偏置为恒压电平的源极； 第一-第二晶体管，具有源极、漏极和耦接于该第一电流源的栅极； 第一-第一阻抗电路，耦接于该第一-第一晶体管的栅极与该第一-第二晶体管的源极之间； 第一-第二阻抗电路，耦接于该第一-第二晶体管的源极与接地端之间； 第二-第一晶体管，具有耦接于该前级电路负极输出端的栅极、耦接于第二电流源的漏极以及偏置为恒压电平的源极； 第二 -第二晶体管，具有具有源极、漏极和耦接于该第二电流源的栅极； 第二 -第一阻抗电路，耦接于该第二 -第一晶体管的栅极与该第二 -第二晶体管的源极之间； 第二-第二阻抗电路，耦接于该第二-第二晶体管的源极与该接地端之间； 其中该电流放大器在该第一-第一晶体管的栅极和该第二-第一晶体管的栅极分别从该前级电路接收正输入电流和负输入电流，并在该第一-第二晶体管的漏极和该第二 -第二晶体管的漏极分别产生负输出电流和正输出电流。
12.如权利要求11所述的电流放大器，其特征在于，没有电流源连接至该第一-第一晶体管的源极且没有电流源连接至该第二-第一晶体管的源极。
13.如权利要求11所述的电流放大器，其特征在于，该第一-第一晶体管的源极和该第二-第一晶体管的源极直接连接至该接地端。
14.如权利要求11所述的电流放大器，其特征在于，还包含: 一电阻，将该第一-第一晶体管的源极和该第二-第一晶体管的源极耦接至该接地端。
15.如权利要求11所述的电流放大器，其特征在于， 该第一-第一晶体管的漏极通过第一-第三晶体管耦接至该第一电流源，并且，该第一-第三晶体管的栅极偏置为一偏压、源极耦接至该第一-第一晶体管的漏极、以及漏极与该第一-第二晶体管的栅极一起耦接至该第一电流源；该第二 -第一晶体管的漏极通过第二 -第三晶体管耦接至该第二电流源，并且，该第二-第三晶体管的栅极偏置为一偏压、源极耦接至该第二-第一晶体管的漏极、以及漏极与该第二-第二晶体管的栅极一起耦接至该第二电流源。
16.—种发射器,其特征在于,包含: 如权利要求11所述的该电流放大器；以及 差分数模转换器，具有耦接至该电流放大器的该第一-第一晶体管的栅极的正输出端，以及耦接至该电流放大器的该第二-第一晶体管的栅极的负输出端。
【文档编号】H04R3/00GK104244138SQ201410151915
【公开日】2014年12月24日 申请日期:2014年4月16日 优先权日:2013年6月5日
【发明者】张文华, 周宗毅 申请人:联发科技股份有限公司