突发信号接收电路的制作方法

本发明涉及一种突发信号接收电路。

背景技术：

在应用了时分复用方式的1对多的光通信系统中，在从1个以上的子站装置到母站装置的上行方向的信号中，来自各个子站装置的分组成为空开间隔的突发信号。作为接收这样的突发信号的母站装置的结构，一般由如下部分构成：将光信号转换成电信号的光电检测器(Photo Detector：PD)、将PD输出的电流信号转换成电压信号的跨阻放大器(Transimpedance Amplifier：TIA)、将TIA输出放大到可进行数字处理的振幅的限幅放大器(Limiting Amplifier：LIA)以及将LIA输出转换成与系统时钟同步的信号的时钟数据恢复(Clock and Data Recovery：CDR)电路。

此处，以往的突发信号接收电路中的信号检测电路为了避免AC过度响应导致的突发接收信号的开头的比特错误产生，将与TIA的连接设为DC耦合(例如，下述专利文献1)、或者进行使用空闲信号来填充无信号区间等的处理以使得即使在AC耦合的情况下也不会产生AC过度响应(例如，下述非专利文献1)。

在专利文献1中，对TIA输出电路的单相输出进行2分支，其中一方直接输入LIA，另一方输入平均值检测电路，从该平均值检测电路获得差动信号生成用的平均值电压。此处，在平均值检测电路的输出电压达到差动信号的大致平均值之前，在位于其后级的支持突发模式的LIA中，由于无法再现该差动信号，因此，在突发信号开头产生数据缺损。

因此，在专利文献1中，为了解决该课题，采用如下所述的电路结构：根据外部复位信号对虽然在高速下工作但是相同码连续耐力弱的高速时间常数的平均值检测电路和虽然在低速下工作但是相同码连续耐力强的低速时间常数的平均值检测电路进行切换，由此，使突发信号开头中的数据缺损量最小。

此外，在非专利文献1中，为了避免无信号区间上的DC电压漂移，在无信号区间对与接收信号相同速度且低频截止频率高的信号(例如PRBS(Pseudo Random Binary Sequence)7信号)进行外推。由此，AC耦合后的DC电压总是与突发信号接收时相同，因此，即使在电容大的电容器(例如0.1uF)上进行AC耦合也不会发生DC电压漂移，能够缩短突发信号开头的前序长度(preamble length)。

现有专利文献

专利文献

专利文献1：日本特开2008-312216号公报

非专利文献

非专利文献1：T.Myouraku，S.Takahashi，and A.Tajima，“AC-coupled Reset-less10Gbps Burst-mode 3R Receiver Using an Internal Scrambling Scheme，”in Proc.OFC/NFOEC 2011，NTuD3，Los Angeles，USA，March 2011.

技术实现要素：

发明要解决的课题

首先，在将TIA与LIA之间或者LIA与CDR电路之间(以下，称为“输入输出电路间”)的连接设为DC耦合的情况下，虽然需要在输入输出电路间调节电压电平，但是，特别是对CDR电路以后的数字信号进行处理的电路存在随着近年的CMOS微细化技术的进展而处于降低电源电压的趋势，另一方面，由于要求高速且高增益且低噪声，因此，LIA以前的接收电路的电源电压的停止降低，电路间的电源电压产生不匹配。由此，在近些年的趋势中，产生了在物理上难以进行DC耦合的情况。

在专利文献1中，如上所述，特征在于：对TIA输出电路的单相输出进行2分支，其中一方直接输入LIA，另一方输入平均值检测电路，从平均值检测电路获得差动信号生成用的平均值电压。

但是，根据专利文献1的说明书的记载可知，产生了如下问题：设想的信号速度是1.25Gbps左右，针对10Gbps以上的高速信号，输入输出电路间的阻抗匹配和对于噪声的耐力降低，因此，在高速信号中很难使用。

此外，在非专利文献1中，虽然进行用空闲信号填充无信号区间的处理来对LIA和CDR电路之间进行AC耦合，但是为了进行该处理，需要在AC耦合前进行使主信号与空闲信号匹配的处理。但是，在突发信号接收电路中，LIA以前的部分安装到收发器的壳体内，与此相对，CDR电路以后的部分一般是形成为与媒体/访问/控制(Media Access Control：MAC)处理部一起进行一体化后的LSI，一般来说，与收发器之间的接口也进行标准化。由此，会产生收发器从外部接收非一般的空闲信号而必需与主信号匹配的问题。

本发明是鉴于上述问题而完成的，本发明的目的在于提供一种突发信号接收电路，该突发信号接收电路即使在不能对输入输出电路间进行DC耦合而需要AC耦合的情况下，也能够消除突发信号开头的数据缺损或者能够使突发信号开头的数据缺损极小。

解决问题的手段

为了解决上述课题并达成目的，本发明是接收经由前置放大器输入的突发信号的差动信号的突发信号接收电路，其特征在于，所述突发信号接收电路具有：差动放大器，其经由电容器输入所述差动信号；平均值检测电路，其检测输入到所述差动放大器的差动输入信号的平均值；以及差动偏移消除电路，其以根据所述平均值检测电路的输出信号消除所述差动输入信号的DC电压电平差的方式进行工作，所述平均值检测电路的平均值检测速度构成为根据有无突发信号接收而切换，在所述突发信号的开头部分切换到高速侧，在该开头部分以外切换到低速侧。

发明效果

根据该发明，能够起到如下效果：即使在不能对输入输出电路间进行DC耦合而需要AC耦合的情况下，也能够消除突发信号开头的数据缺损或者使突发信号开头的数据缺损极小。

附图说明

图1是示出包含实施方式1的突发信号接收电路的突发信号接收器的一个结构例的图。

图2是示出实施方式1的突发信号接收电路的一个结构例的图。

图3是示出实施方式1的平均值检测电路的一个结构例的图。

图4是用于对实施方式1的突发信号接收电路的动作进行说明的主要部件波形的概略的图。

图5是示出实施方式2的平均值检测电路的一个结构例的图。

图6是示出实施方式3的平均值检测电路的一个结构例的图。

具体实施方式

以下，参照附图对本发明的实施方式的突发信号接收电路进行说明。另外，本发明不限于以下所示的实施方式。

实施方式1.

图1是示出包含实施方式1的突发信号接收电路的突发信号接收器的一个结构例的图。如图1所示，实施方式1的突发信号接收电路3是这样的电路：前置放大器2(图1中例示TIA)将流过PD1的电流信号转换成电压信号，检测该电压信号中包含的信号成分，作为输出信号传递到后级的电路。

图2是示出实施方式1的突发信号接收电路的一个结构例的图。如图2所示，实施方式1的突发信号接收电路3构成为具有：差动放大器4，其经由进行AC耦合的电容器11a、11b输入来自差动信号输入端15a、15b的差动输入信号；正相输入用平均值检测电路8a和反相输入用平均值检测电路8b，它们用于检测差动输入信号的平均值；以及差动偏移消除电路5，其根据正相输入用平均值检测电路8a和反相输入用平均值检测电路8b各自的输出信号，消除差动输入信号的DC电压电平差。

差动放大器4构成为具有：输入终端电阻21和22、初级差动对晶体管31和32、初级差动对负载电阻41和42、以及初级差动对电流源45。差动偏移消除电路5构成为具有偏移消除用差动对61和62以及偏移消除用差动对电流源55。在这些差动放大器4和差动偏移消除电路5中，为了识别各个差动对晶体管和差动对电流源，出于方便起见，在差动放大器4的前面添加了“初级”这一术语，在差动偏移消除电路5的前面添加了“偏移消除用”这一术语。另外，关于初级差动对负载电阻41和42，在图2中，虽然仅在差动放大器4中示出，但可以还设置在差动偏移消除电路5中。但是，如果像图2所示那样构成为差动放大器4和差动偏移消除电路5共用，则能够削减部件数量，因此，是有效的。初级差动对晶体管31和偏移消除用差动对61的各个集电极端以及初级差动对晶体管32和偏移消除用差动对62的各个集电极端分别连接而构成为差动信号输出端16a、16b，差动信号输出端16a、16b的输出成为突发信号接收电路3的输出信号。

在图2中，正相输入用平均值检测电路8a和反相输入用平均值检测电路8b是相同的电路结构，在图3中仅示出了其电路结构。以后，将共用的电路部总称为平均值检测电路8。

在图3中，平均值检测电路8构成为具有：平均值检测电路电阻81和82、平均值检测电路电容器83、平均值检测速度切换用的MOS开关84以及平均值检测电路运算放大器85。另外，在图3中，虽然平均值检测电路8构成为使用了运算放大器的1次LPF的形式，但是也可以用具有2次以上的次数的LPF构成，或者，也可以构成为不使用运算放大器的形式。

回到图2，差动放大器4是在即使差动输入信号的DC电平不一致的情况下也能够获得输出信号的线性放大器的结构。因此，也可以是在初级差动对晶体管31以及32的发射极之间插入电阻的结构。进而，在图2中，虽然采用了NPN晶体管，但是也可以是NMOS晶体管。另外，在本实施方式中，由于是对10Gbps这样的高速信号进行交换，因此，以在AC耦合前连接了缓冲器为前提，其中，像CML(Current Mode Logic)电平那样利用与输入终端电阻21以及22相同的电阻对该缓冲器的输出端进行了终接。

图4是示出实施方式1的突发信号接收电路中的主要部件波形的图，示出无信号区间长时间持续后输入了信号的情况下的波形。

如图4所示，在即将输入信号之前，在AC耦合前，在差动信号间产生DC电压漂移，正相输出侧的电压和普通的DC电压电平比较，低与振幅电压相应的量，另一方面，反相输出侧的电压为电源电压。

此处，在设输出侧的电源电压为Vcc1、信号振幅电压为Vsignal的情况下，由于AC耦合的影响，正相输出电压成为(Vcc1-2×Vsignal)，反相输出电压成为Vcc1。另一方面，在超过AC耦合的突发信号接收电路的输入侧，由于已经进行AC耦合，所以，正相反相两个输入都成为电源电压。即，在设输入侧的电源电压为Vcc2的情况下，正相反相两个输入都成为Vcc2。

在该状态下如图4所示，例如在输入2.5Gbps的高速信号的情况下，在AC耦合前，在正相侧从(Vcc1-2×Vsignal)开始产生Vsignal的振幅，在反相侧从Vcc1开始产生-Vsignal的振幅。结果，第1比特的正相反相两个信号不会相交，但是之后，根据由输入输出的电阻和AC耦合电容决定的时间常数，正相反相各个信号的DC电平产生漂移，因此，最终以(Vcc1-Vsignal/2)的电压电平为中心输出信号。在图4中，输入输出都使用50Ω的终端电阻，利用具有0.1μF的电容的电容器进行AC耦合，因此，需要30μs以上用于收敛。

另一方面，在超过AC耦合之后，在正相侧从Vcc2开始产生Vsignal的振幅，在反相侧从Vcc2开始产生-Vsignal的振幅。其结果是，第1比特的正相反相两个信号不会相交，之后的CDR输入级中的差动对放大器无法再现信号，因此，导致比特缺损。但是，如果在AC耦合后正相反相两个信号的DC电压电平也一致，则CDR输入级中的差动对放大器以后的部分能够对信号进行再现，因此，构成为在正相输入用平均值检测电路8a和反相输入用平均值检测电路8b中正相反相间的DC电压电平偏移的情况下，能够消除偏移。

此处，在本发明中，采用了这样的电路结构：为了进一步减少比特缺损数，使用平均值检测电路8和差动偏移消除电路5而切换时间常数。具体如下所述。

如图3所示，在平均值检测电路8上，从外部通过复位输入端18输入LOS(Loss of Signal)信号。LOS信号输入至设置在平均值检测电路8中的平均值检测速度切换用的MOS开关84，该MOS开关84导通，由此，切换时间常数。即，根据表示有无接收到突发信号的LOS信号而工作的MOS开关84作为用于切换平均值检测电路8的平均值检测速度的切换电路9进行工作。

此处，在无信号区间，通过使MOS开关84短路而减少电阻值。即，在无信号区间，将平均值检测电路8的时间常数预先设为高速，在突发信号的开头收敛于几bit到几十bit(参照图3)。

另一方面，在根据LOS信号识别出突发信号之后，通过打开MOS开关84从而增大电阻值。即，在识别出突发信号之后，降低平均值检测电路8的时间常数而设为低速。此时，设定成能够跟随由AC耦合和输入输出终端电阻所决定的AC响应时间常数的速度(例如其10倍的速度)。如果选择这样的设定，则能够在跟随AC过度响应的同时，对于CID(Consecutive Identical Digit)信号那样的要求相同码连续耐力的信号也具有充分的耐力。

另外，LOS信号例如在对LIA和CDR电路之间进行AC耦合的情况下，在LIA内部最高能够在几百ns左右以下的时间内进行响应，因此，在CDR电路侧能够使用该信号。此外，在对TIA和LIA之间进行AC耦合的情况下，能够通过读取PD的电流值、TIA内部的振幅值来识别有无信号，因此，能够在LIA中使用以上述方式生成的LOS信号。

这样，将通过切换时间常数而生成的平均值检测电路8的输出电压输入到差动偏移消除电路5的差动对，即偏移消除用差动对61和62各自的基极，由此，能够调整差动放大器4的差动输出电压的偏移电平。例如，在差动输入信号的DC电压电平的正相(例如差动信号输入端15a侧的电压)高的情况下，能够通过增加差动放大器4的正相输出侧的电流值(流过初级差动对负载电阻41的电流值)来增加初级差动对负载电阻41上的下降电压量，消除差动信号输出端16a、16b之间的偏移。

如以上说明的那样，根据实施方式1的突发信号接收电路，构成为：平均值检测电路检测经由电容器输入的差动放大器的差动输入信号的平均值，差动偏移消除电路以根据平均值检测电路的输出信号消除差动输入信号的DC电压电平差的方式工作，根据有无接收到突发信号，在突发信号的开头部分将平均值检测电路的平均值检测速度切换到高速侧，在开头部分以外切换到低速侧，所以，即使在不能对输入输出电路间进行DC耦合而需要AC耦合的情况下，也能够在突发信号开头的前序时间(preamble time)内在接收侧对信号进行再现，能够消除突发信号开头的数据缺损或者能够使突发信号开头的数据缺损极小。

此外，如果使用实施方式1的突发信号接收电路，则具有下述效果：即使在AC耦合的情况下的前级电路(例如对LIA和CDR电路间进行AC耦合的情况下是LIA侧)不生成新电路，也能够通过仅在需要AC耦合的后级电路侧附加新电路来实现高速的突发接收，因此，即使在前级电路已经完成的情况下，也不会对该前级电路产生影响。

实施方式2.

在上述的实施方式1中，如图3所示那样，与平均值检测速度切换用的MOS开关84并列地配置平均值检测电路电阻81，通过变更电阻值来变更时间常数。另一方面，在实施方式2中，对不是变更电阻值而是通过变更电容器的电容值来进行时间常数的变更(切换)的实施方式进行说明。另外，突发信号接收电路的结构除了正相输入用平均值检测电路8a和反相输入用平均值检测电路8b的结构以外，和实施方式1相同或者等同，针对相同或者等同的结构部标记相同的标号并省略重复的说明。

图5是示出实施方式2的平均值检测电路的一个结构例的图。实施方式2的平均值检测电路8构成为具有：平均值检测电路电阻82、平均值检测电路电容器83、86、平均值检测速度切换用的MOS开关87以及平均值检测电路运算放大器85。该平均值检测电路8作为图2所示的正相输入用平均值检测电路8a和反相输入用平均值检测电路8b而应用。

另外，在图5的结构中，平均值检测电路8虽然是使用了运算放大器的1次LPF的形式，但是也可以是具有2次以上次数的LPF，或者也可以是不使用运算放大器的形式。

实施方式2中的动作几乎与实施方式1相同，但是也有不同之处。具体而言，在实施方式2中，在无信号区间中使MOS开关87短路，由此增大合成电容，另一方面，在信号接收区间中打开MOS开关87，由此，减小电容而变更时间常数。根据该结构，能够进一步减少分组开头的比特缺损量，并且能够维持突发信号的数据区域中的相同码连续耐力。

实施方式3.

在上述实施方式1、2中，如图3或者图5所示，与平均值检测速度切换用的MOS开关84并列地连接电阻或者电容器，通过变更电阻值或者电容值中的任意一个来变更时间常数。另一方面，在实施方式3中，对通过变更电阻值和电容值双方来进行时间常数的变更(切换)的实施方式进行说明。另外，突发信号接收电路的结构除了正相输入用平均值检测电路8a和反相输入用平均值检测电路8b的结构以外，和实施方式1(或者实施方式2)相同或者等同，针对相同或者等同的结构部标记相同的标号并省略重复的说明。

图6是示出实施方式3的平均值检测电路的一个结构例的图。实施方式3的平均值检测电路8构成为具有平均值检测电路电阻81、82、平均值检测电路电容器83、86、平均值检测速度切换用的MOS开关84、87以及平均值检测电路运算放大器85。该平均值检测电路8作为图2所示的正相输入用平均值检测电路8a和反相输入用平均值检测电路8b而应用。

另外，在图6的结构中，平均值检测电路8虽然是使用了运算放大器的1次LPF的形式，但是也可以是具有2次以上的次数的LPF，或者也可以是不使用运算放大器的形式。

实施方式3中的动作几乎与实施方式1或者2相同，但是也有不同之处。具体而言，在实施方式3中，在无信号区间中使MOS开关84短路来减少电阻值，并且通过使MOS开关87短路来增大合成电容。另一方面，在识别出突发信号之后，通过打开MOS开关84来增大电阻值，并且，通过打开MOS开关87来减少电容从而变更时间常数。根据该结构，与实施方式1、2相比，能够增大高速时间常数和低速时间常数之间的差，能够进一步设定最佳时间常数。

另外，以上实施方式1～3所示的结构是本发明的结构的一例，也能够与其他公知的技术组合，只要在不脱离本发明的主旨的范围内，显然能够省略一部分等进行变更而构成。

工业上的可利用性

如上所述，本发明作为即使不能对输入输出电路间进行DC耦合而需要AC耦合的情况下，也能够消除突发信号开头上的数据缺损或者使突发信号开头上的数据缺损极小的突发信号接收电路是有用的。

标号说明

1PD(光电检测器)、2前置放大器、3突发信号接收电路、4差动放大器、5差动偏移消除电路、8平均值检测电路、8a正相输入用平均值检测电路、8b反相输入用平均值检测电路、9切换电路、11a、11b电容器、15a、15b差动信号输入端、16a、16b差动信号输出端、18复位输入端、21、22输入终端电阻、31、32初级差动对晶体管、41、42初级差动对负载电阻、45初级差动对电流源、55偏移消除用差动对电流源、61、62偏移消除用差动对、81、82平均值检测电路电阻、83、86平均值检测电路电容器、84、87MOS开关、85平均值检测电路运算放大器。