1.一种基于异步时钟的高速数据传输装置，其特征在于：包括
一个控制单元，用于完成数据的收发控制，以及数据帧的组装与解析；
一个发送单元，用于进行数据输出；
一个发送RAM单元和一个接收RAM单元，用于对数据进行缓冲，提高收发通道与控制单元对接的效率与可靠性；
一个信号转换单元，用于物理层的信号匹配；
一个时钟单元，用于输出多个相差一定角度的同频时钟；
一个求或输出单元以及多个数据恢复单元和通信通道，每个数据恢复单元分别用不同的时钟进行数据采样恢复工作。
2.根据权利要求1所述的一种基于异步时钟的高速数据传输装置，其特征在于，所述数据恢复单元的数目不低于四个。
3.根据权利要求2所述的一种基于异步时钟的高速数据传输装置，其特征在于，所述的数据恢复单元包括采样单元、帧头检测单元、双口RAM和校验单元；所述的采样单元用于采样数据，所述的双口RAM支持主控制逻辑与数据接收逻辑工作于不同的频率下实现异步工作，所述的帧头单元在检测通过时将数据缓存至双口RAM中，并对数据进行校验，校验通过则表示接收到正确数据并上传数据，否则丢弃数据。
4.根据权利要求1所述的一种基于异步时钟的高速数据传输装置，其特征在于，所述的通信通道采用LVDS、BLVDS或光纤信号。
5.一种如权利要求1所述的基于异步时钟的高速数据传输方法，其特征在于，步骤如下
a）、控制单元根据设定帧格式将数据填充到发送RAM单元中，然后启动发送指令；
b）、发送单元在收到发送指令后，在发送时钟的上升沿发送数据，直到发送RAM单元中的数据被发送完为止；
c）、信号转换单元将发送单元发送的Bit流转换成物理链路对应的信号，通过发送通道发至接收方，完成发送过程；
d）、接收通道收到外部输入信号后，首先经过信号转换单元，然后将转换后的信号送至芯片中；
e）、送入芯片的信号被同时送至多个数据恢复单元中，采样单元基于各自的接收时钟进行数据恢复。
6.根据权利要求5所述的一种基于异步时钟的高速数据传输装置，其特征在于，所述的传输数据帧包含起始标志、帧头、地址段、可变长数据段、校验字段。
7.根据权利要求5所述的一种基于异步时钟的高速数据传输装置，其特征在于，当采样单元检测到特定帧头时表示数据帧的开始，开始将数据缓存至收口RAM中；帧接收完后校验单元对数据进行校验，可以为CRC、求和校验等，校验通过时，表示此通道正确的恢复了数据，校验未通过时丢弃数据。
8.根据权利要求5所述的一种基于异步时钟的高速数据传输装置，其特征在于，数据恢复单元用求或输出单元将正确的数据传输至RAM单元中。
9.根据权利要求5所述的一种基于异步时钟的高速数据传输装置，其特征在于，控制单元根据接收RAM单元发送来的ready信号读取接收数据的读取，最终完成整个数据的发送与接收恢复。