摄像装置、模块、电子设备及摄像装置的工作方法与流程
本发明的一个方式涉及一种摄像装置及其工作方法。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式的技术领域涉及一种物体、方法或制造方法。或者，本发明的一个方式涉及一种程序(process)、机器(machine)、产品(manufacture)或者组成物(compositionofmatter)。由此，更具体而言，作为本说明书所公开的本发明的一个方式的技术领域的一个例子可以举出半导体装置、显示装置、液晶显示装置、发光装置、照明装置、蓄电装置、存储装置、摄像装置、这些装置的工作方法或者这些装置的制造方法。
注意，本说明书等中的半导体装置是指通过利用半导体特性而能够工作的所有装置。晶体管、半导体电路为半导体装置的一个方式。另外，存储装置、显示装置、摄像装置、电子设备有时包括半导体装置。
背景技术：
作为可以用于晶体管的半导体材料，氧化物半导体受到关注。例如，公开了作为氧化物半导体使用氧化锌或in-ga-zn类氧化物半导体来形成晶体管的技术(参照专利文献1及专利文献2)。
另外，专利文献3公开了一种摄像装置，其中将包括氧化物半导体的晶体管用于像素电路的一部分。
[专利文献1]日本专利申请公开第2007-123861号公报
[专利文献2]日本专利申请公开第2007-96055号公报
[专利文献3]日本专利申请公开第2011-119711号公报
技术实现要素：
cmos图像传感器已被安装于各种设备内，以期待提高性能，如高分辨率图像的摄像等。为了得到高分辨率图像，因为需要高密度地集成化了的像素，所以需要缩小每一个像素的面积。
在缩小像素的面积的情况下，除了缩小设计规则之外，减少如晶体管等装置的个数也是有效的。例如，在多个像素中共用构成像素电路的部分晶体管的方法等。
另外，摄像装置优选以即使拍摄对象高速移动也可以拍摄出没有畸变的图像的全局快门方式工作。然而，在全局快门方式中，由于所有像素同时取得摄像数据并依次进行读出，因此需要在电荷保持部中长时间保持数据。另外，因为需要在每一个像素中设置电荷保持部，所以当假设以全局快门方式工作时，难以采用在多个像素中共用电荷保持部等的电路结构。
由此，本发明的一个方式的目的之一是提供一种能够在多个像素中共用晶体管的摄像装置。另外，本发明的一个方式的目的之一是提供一种能够在多个像素中共用布线的摄像装置。另外，本发明的一个方式的目的之一是提供一种具有在多个像素中共用晶体管的结构并能够以全局快门方式进行摄像的摄像装置。另外，本发明的一个方式的目的之一是提供一种在曝光期间进行上一个帧的数据的读出的摄像装置。另外，本发明的一个方式的目的之一是提供一种能够拍摄噪音少的图像的摄像装置。另外，本发明的一个方式的目的之一是提供一种适合于高速工作的摄像装置。另外，本发明的一个方式的目的之一是提供一种高分辨率的摄像装置。另外，本发明的一个方式的目的之一是提供一种高集成度的摄像装置。另外，本发明的一个方式的目的之一是提供一种可以在低照度环境下进行摄像的摄像装置。另外，本发明的一个方式的目的之一是提供一种能够在较广的温度范围内使用的摄像装置。另外，本发明的一个方式的目的之一是提供一种高开口率的摄像装置。另外，本发明的一个方式的目的之一是提供一种高可靠性的摄像装置。另外，本发明的一个方式的目的之一是提供一种新颖的摄像装置等。另外，本发明的一个方式的目的之一是提供一种上述摄像装置的驱动方法。另外，本发明的一个方式的目的之一是提供一种新颖的半导体装置等。
注意，这些课题的记载不妨碍其他课题的存在。此外，本发明的一个方式不必解决所有上述课题。此外，上述课题外的效果从说明书、附图、权利要求书等的描述中是可以显而易见的，并且可以从所述描述中抽出。
本发明的一个方式涉及一种能够在多个像素中共用晶体管等的摄像装置。
本发明的一个方式是一种摄像装置，包括：第一晶体管至第六晶体管、光电转换元件、第一电容元件以及第二电容元件，其中光电转换元件的一个电极与第一晶体管的源极和漏极中的一个电连接，第一晶体管的源极和漏极中的一个与第二晶体管的源极和漏极中的一个电连接，第一晶体管的源极和漏极中的另一个与第三晶体管的源极和漏极中的一个电连接，第一晶体管的源极和漏极中的另一个与第一电容元件的一个电极电连接，第三晶体管的源极和漏极中的另一个与第四晶体管的源极和漏极中的一个电连接，第三晶体管的源极和漏极中的另一个与第五晶体管的栅极电连接，第三晶体管的源极和漏极中的另一个与第二电容元件的一个电极电连接，第五晶体管的源极和漏极中的一个与第六晶体管的源极和漏极中的一个电连接，并且，第一晶体管、第二晶体管、第三晶体管及第四晶体管在形成沟道的区域中包含氧化物半导体。
另外，本发明的一个方式是一种摄像装置，包括：第一像素以及第二像素，其中，第一像素包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第一光电转换元件、第一电容元件以及第二电容元件，第二像素包括第七晶体管、第八晶体管、第九晶体管、第四晶体管、第五晶体管、第六晶体管、第二光电转换元件、第三电容元件以及第二电容元件，第一光电转换元件的一个电极与第一晶体管的源极和漏极中的一个电连接，第一晶体管的源极和漏极中的一个与第二晶体管的源极和漏极中的一个电连接，第一晶体管的源极和漏极中的另一个与第三晶体管的源极和漏极中的一个电连接，第一晶体管的源极和漏极中的另一个与第一电容元件的一个电极电连接，第三晶体管的源极和漏极中的另一个与第四晶体管的源极和漏极中的一个电连接，第三晶体管的源极和漏极中的另一个与第五晶体管的栅极电连接，第三晶体管的源极和漏极中的另一个与第二电容元件的一个电极电连接，第五晶体管的源极和漏极中的一个与第六晶体管的源极和漏极中的一个电连接，第二光电转换元件的一个电极与第七晶体管的源极和漏极中的一个电连接，第七晶体管的源极和漏极中的一个与第八晶体管的源极和漏极中的一个电连接，第七晶体管的源极和漏极中的另一个与第九晶体管的源极和漏极中的一个电连接，第七晶体管的源极和漏极中的另一个与第三电容元件的一个电极电连接，第九晶体管的源极和漏极中的另一个与第四晶体管的源极和漏极中的一个电连接，第九晶体管的源极和漏极中的另一个与第五晶体管的栅极电连接，第九晶体管的源极和漏极中的另一个与第二电容元件的一个电极电连接，并且，第一晶体管、第二晶体管、第三晶体管、第四晶体管、第七晶体管、第八晶体管及第九晶体管在形成沟道的区域中包含氧化物半导体。
可以使第一晶体管的栅极与第七晶体管的栅极电连接。另外，可以使第二晶体管的栅极与第八晶体管的栅极电连接。
可以使第一光电转换元件的另一个电极与第二光电转换元件的另一个电极电连接。
氧化物半导体优选包含in、zn及m(m为al、ti、ga、sn、y、zr、la、ce、nd或hf)。另外，第五晶体管及第六晶体管也可以在形成沟道的区域中包含氧化物半导体。
光电转换元件可以在光电转换层中包含硒或包含硒的化合物。例如，作为硒，可以使用非晶硒或结晶硒。
另外，本发明的一个方式是一种摄像装置的工作方法，包括：第一步骤，该第一步骤同时利用第一光电转换元件在第一像素所包括的第一电荷存储部中积累电荷并利用第二光电转换元件在第二像素所包括的第一电荷存储部中积累电荷；第二步骤，该第二步骤同时将第一像素所包括的第一电荷存储部的电荷转送到第一像素所包括的第二电荷存储部并将第二像素所包括的第一电荷存储部的电荷转送到第二像素所包括的第二电荷存储部；将第一像素所包括的第二电荷存储部的电荷转送到电荷检测部且读出对应于电荷检测部的电位的信号的第三步骤；使电荷检测部的电位复位的第四步骤；将第二像素所包括的第二电荷存储部的电荷转送到电荷检测部且读出对应于电荷检测部的电位的信号的第五步骤；以及使电荷检测部的电位复位的第六步骤。按如上顺序进行第一至第六步骤。
在上述工作方法中，可以在第n帧(n为1以上的自然数)中进行第一步骤及第二步骤，并且在第n+1帧中进行第三步骤至第六步骤。
通过使用本发明的一个方式，可以提供一种能够在多个像素中共用晶体管的摄像装置。另外，可以提供一种能够在多个像素中共用布线的摄像装置。另外，可以提供一种具有在多个像素中共用晶体管的结构并能够以全局快门方式进行摄像的摄像装置。另外，可以提供一种在曝光期间进行上一个帧的数据的读出的摄像装置。另外，可以提供一种能够拍摄噪音少的图像的摄像装置。另外，可以提供一种适合于高速工作的摄像装置。另外，可以提供一种高分辨率的摄像装置。另外，可以提供一种高集成度的摄像装置。另外，可以提供一种可以在低照度环境下进行摄像的摄像装置。另外，可以提供一种能够在较广的温度范围内使用的摄像装置。另外，可以提供一种高开口率的摄像装置。另外，可以提供一种高可靠性的摄像装置。另外，可以提供一种新颖的摄像装置等。另外，可以提供一种上述摄像装置的驱动方法。另外，可以提供一种新颖的半导体装置等。
注意，本发明的一个方式不局限于这些效果。例如，本发明的一个方式在某些情况或某些状况下有时具有这些效果以外的效果。或者，例如，根据情况或状况，本发明的一个方式有时不具有上述效果。
附图说明
图1是说明像素的电路图；
图2a至图2f是说明像素的电路图；
图3a和图3b是说明摄像装置的俯视图，图3c是说明cds电路的电路图及a/d转换电路的方框图；
图4是说明像素区块的电路图；
图5是说明像素区块的电路图；
图6是说明像素区块的电路图；
图7是说明像素区块的电路图；
图8是说明摄像装置的工作的流程图；
图9是说明摄像装置的工作的时序图；
图10a至图10c是说明摄像装置的工作的图；
图11是说明摄像装置的工作的时序图；
图12是说明摄像装置的工作的时序图；
图13是说明摄像装置的工作的时序图；
图14a和图14b是说明像素的电路图；
图15a和图15b是说明像素的电路图；
图16是说明像素区块的电路图；
图17是说明摄像装置的工作的时序图；
图18a和图18b是说明像素的电路图；
图19a至图19c是说明摄像装置的结构的俯视图及透视图；
图20a至图20c是说明摄像装置的结构的截面图；
图21a至图21c是说明光电转换元件的结构的截面图；
图22a至图22d是说明光电转换元件的连接方式的截面图；
图23a和图23b是说明光电转换元件的连接方式的截面图；
图24是说明摄像装置的截面图；
图25a至图25c是说明光电转换元件的连接方式的截面图；
图26是说明摄像装置的截面图；
图27a和图27b是说明摄像装置的截面图；
图28a至图28c是说明摄像装置的截面图及电路图；
图29是说明摄像装置的截面图；
图30是说明摄像装置的截面图；
图31是说明摄像装置的截面图；
图32a至图32d是说明摄像装置的结构的截面图；
图33是说明摄像装置的结构的截面图；
图34是说明摄像装置的结构的截面图；
图35a1、图35a2、图35a3、图35b1、图35b2及图35b3是说明弯曲的摄像装置的图；
图36a至图36f是说明晶体管的俯视图及截面图；
图37a至图37f是说明晶体管的俯视图及截面图；
图38a至图38d是说明晶体管的沟道宽度方向的截面的图；
图39a至图39f是说明晶体管的沟道长度方向的截面的图；
图40a至图40e是说明半导体层的俯视图及截面图；
图41a至图41f是说明晶体管的俯视图及截面图；
图42a至图42f是说明晶体管的俯视图及截面图；
图43a至图43d是说明晶体管的沟道宽度方向的截面的图；
图44a至图44f是说明晶体管的沟道长度方向的截面的图；
图45a和图45b是说明晶体管的俯视图及截面图；
图46a至图46c是说明晶体管的俯视图；
图47a至图47c是说明氧化物半导体的原子数比的范围的图；
图48是说明inmzno4的结晶的图；
图49a和图49b是说明带图的图；
图50a至图50e是说明通过xrd得到的caac-os以及单晶氧化物半导体的结构分析的图以及示出caac-os的选区电子衍射图案的图；
图51a至图51e是caac-os的截面tem图像、平面tem图像及其图像分析图像；
图52a至图52d是nc-os的电子衍射图案以及nc-os的截面tem图像；
图53a和图53b是a-likeos的截面tem图像；
图54是因电子照射导致的in-ga-zn氧化物的结晶部的变化的图；
图55a至图55d是容纳摄像装置的封装的透视图及截面图；
图56a至图56d是容纳摄像装置的封装的透视图及截面图；
图57a至图57f是说明电子设备的图。
具体实施方式
参照附图对实施方式进行详细说明。但是，本发明不局限于以下的说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是，本发明的方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定于以下所示的实施方式的记载内容中。注意，在下面所说明的发明的结构中，在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。注意，有时在不同的附图中适当地省略或改变相同构成要素的阴影。
另外，为方便起见，附加了第一、第二等序数词，而其并不表示工序顺序或叠层顺序。因此，例如可以将“第一”适当地替换为“第二”或“第三”等来进行说明。此外，本说明书等中所记载的序数词与用于指定本发明的一个方式的序数词有时不一致。
例如，在本说明书等中，当明确地记载为“x与y连接”时，意味着如下情况：x与y电连接；x与y在功能上连接；x与y直接连接。因此，不局限于规定的连接关系(例如，附图或文中所示的连接关系等)，附图或文中所示的连接关系以外的连接关系也包含于附图或文中所记载的内容中。
这里，x和y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜及层等)。
作为x与y直接连接的情况的一个例子，可以举出在x与y之间没有连接能够电连接x与y的元件(例如开关、晶体管、电容元件、电感器、电阻元件、二极管、显示元件、发光元件及负载等)，并且x与y没有通过能够电连接x与y的元件(例如开关、晶体管、电容元件、电感器、电阻元件、二极管、显示元件、发光元件及负载等)连接的情况。
作为x与y电连接的情况的一个例子，例如可以在x与y之间连接一个以上的能够电连接x与y的元件(例如开关、晶体管、电容元件、电感器、电阻元件、二极管、显示元件、发光元件及负载等)。另外，开关具有控制开启和关闭的功能。换言之，通过使开关处于导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过。或者，开关具有选择并切换电流路径的功能。另外，x与y电连接的情况包括x与y直接连接的情况。
作为x与y在功能上连接的情况的一个例子，例如可以在x与y之间连接一个以上的能够在功能上连接x与y的电路(例如，逻辑电路(反相器、nand电路、nor电路等)、信号转换电路(da转换电路、ad转换电路、伽马校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转移电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差分放大电路、源极跟随电路、缓冲电路等)、信号生成电路、存储电路、控制电路等)。注意，例如，即使在x与y之间夹有其他电路，当从x输出的信号传送到y时，也可以说x与y在功能上是连接着的。另外，x与y在功能上连接的情况包括x与y直接连接的情况及x与y电连接的情况。
此外，当明确地记载为“x与y电连接”时，在本说明书等中意味着如下情况：x与y电连接(即，以中间夹有其他元件或其他电路的方式连接x与y)；x与y在功能上连接(即，以中间夹有其他电路的方式在功能上连接x与y)；x与y直接连接(即，以中间不夹有其他元件或其他电路的方式连接x与y)。即，在本说明书等中，当明确地记载为“电连接”时与只明确地记载为“连接”时的情况相同。
注意，例如，在晶体管的源极(或第一端子等)通过z1(或没有通过z1)与x电连接，晶体管的漏极(或第二端子等)通过z2(或没有通过z2)与y电连接的情况下以及在晶体管的源极(或第一端子等)与z1的一部分直接连接，z1的另一部分与x直接连接，晶体管的漏极(或第二端子等)与z2的一部分直接连接，z2的另一部分与y直接连接的情况下，可以表示为如下。
例如，可以表示为“x、y、晶体管的源极(或第一端子等)与晶体管的漏极(或第二端子等)互相电连接，x、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与y依次电连接”。或者，可以表示为“晶体管的源极(或第一端子等)与x电连接，晶体管的漏极(或第二端子等)与y电连接，x、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与y依次电连接”。或者，可以表示为“x通过晶体管的源极(或第一端子等)及漏极(或第二端子等)与y电连接，x、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、y依次设置为相互连接”。通过使用与这种例子相同的表示方法规定电路结构中的连接顺序，可以区别晶体管的源极(或第一端子等)与漏极(或第二端子等)而决定技术范围。
另外，作为其他表示方法，例如可以表示为“晶体管的源极(或第一端子等)至少经过第一连接路径与x电连接，所述第一连接路径不具有第二连接路径，所述第二连接路径是晶体管的源极(或第一端子等)与晶体管的漏极(或第二端子等)之间的路径，所述第一连接路径是通过z1的路径，晶体管的漏极(或第二端子等)至少经过第三连接路径与y电连接，所述第三连接路径不具有所述第二连接路径，所述第三连接路径是通过z2的路径”。或者，也可以表示为“晶体管的源极(或第一端子等)至少经过第一连接路径，通过z1与x电连接，所述第一连接路径不具有第二连接路径，所述第二连接路径具有通过晶体管的连接路径，晶体管的漏极(或第二端子等)至少经过第三连接路径，通过z2与y电连接，所述第三连接路径不具有所述第二连接路径”。或者，也可以表示为“晶体管的源极(或第一端子等)至少经过第一电路径，通过z1与x电连接，所述第一电路径不具有第二电路径，所述第二电路径是从晶体管的源极(或第一端子等)到晶体管的漏极(或第二端子等)的电路径，晶体管的漏极(或第二端子等)至少经过第三电路径，通过z2与y电连接，所述第三电路径不具有第四电路径，所述第四电路径是从晶体管的漏极(或第二端子等)到晶体管的源极(或第一端子等)的电路径”。通过使用与这种例子同样的表示方法规定电路结构中的连接路径，可以区别晶体管的源极(或第一端子等)和漏极(或第二端子等)来决定技术范围。
注意，这种表示方法只是一个例子而已，不局限于上述表示方法。在此，x、y、z1及z2为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜及层等)。
另外，即使附图示出在电路图上独立的构成要素彼此电连接，也有一个构成要素兼有多个构成要素的功能的情况。例如，在布线的一部分被用作电极时，一个导电膜兼有布线和电极的两个构成要素的功能。因此，本说明书中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。
另外，根据情况或状态，可以互相调换“膜”和“层”这两个词。例如，有时可以将“导电层”调换为“导电膜”。此外，有时可以将“绝缘膜”调换为“绝缘层”。
另外，一般而言，电位(电压)是相对的，其大小根据与基准电位之差决定。因此，在记载为“接地”、“gnd”等的情况下，电位也不必须局限于0v。例如，也有以电路中的最低电位为基准而定义“接地”或“gnd”的情况。或者，也有以电路中的中间电位为基准而定义“接地”或“gnd”的情况。在该情况下，以该电位为基准规定正电位及负电位。
实施方式1
在本实施方式中，参照附图对本发明的一个方式的摄像装置进行说明。
本发明的一个方式涉及摄像装置的电路结构及工作方法，该摄像装置在多个像素中共用将电荷检测部的电位复位的晶体管、输出对应于电荷检测部的电位的信号的晶体管以及选择像素的晶体管，并且可以以全局快门方式进行摄像。另外，可以在第n帧(n为1以上的自然数)中取得摄像数据，并且在第n+1帧中读出该摄像数据。
由此，可以减少每一个像素的晶体管的个数并缩小像素面积。即，可以实现像素的高集成化。另外，因为在第n+1帧中进行摄像数据的读出，所以可以使第n帧中的摄像时间长。因此，即使在低照度环境下也能够取得噪音少且灰度得到维持的动态范围宽的图像。
作为用于上述摄像装置的像素的部分晶体管或所有晶体管，可以使用在沟道形成区域中包含氧化物半导体的晶体管。该晶体管的关态电流小而可以简单地构成在像素中保持数据的存储器。
图1是本发明的一个方式的摄像装置所包括的像素20的电路图。另外，在图1等中示出晶体管采用n-ch型晶体管的例子，但是本发明的一个方式不局限于此，部分晶体管也可以使用p-ch型晶体管代替n-ch型晶体管。
在像素20中，光电转换元件pd的一个电极与晶体管41的源极和漏极中的一个电连接。晶体管41的源极和漏极中的一个与晶体管42的源极和漏极中的一个电连接。晶体管41的源极和漏极中的另一个与晶体管43的源极和漏极中的一个及电容元件c1的一个电极电连接。晶体管43的源极和漏极中的另一个与晶体管44的源极和漏极中的一个、晶体管45的栅极及电容元件c2的一个电极电连接。晶体管45的源极和漏极中的一个与晶体管46的源极和漏极中的一个电连接。
在此，将与光电转换元件pd的一个电极、晶体管41的源极和漏极中的一个及晶体管42的源极和漏极中的一个连接的节点an称为第一电荷存储部。另外，将与晶体管41的源极和漏极中的另一个、晶体管43的源极和漏极中的一个及电容元件c1的一个电极连接的节点fd称为第二电荷存储部。另外，将与晶体管43的源极和漏极中的一个、晶体管44的源极和漏极中的一个、晶体管45的栅极以及电容元件c2的一个电极连接的节点fdx称为电荷检测部。
在图1中，光电转换元件pd的另一个电极与布线71(vpd)电连接。晶体管42的源极和漏极中的另一个及晶体管44的源极和漏极中的另一个与布线72(vrs)电连接。电容元件c1的另一个电极及电容元件c2的另一个电极与布线73(vss)电连接。晶体管45的源极和漏极中的另一个与布线74(vpi)电连接。晶体管46的源极和漏极中的另一个与布线91(out1)电连接。
注意，虽然在图1中示出多个晶体管或多个电容元件与同一布线电连接的例子，但是也可以各自与不同布线电连接。
例如，如图2a所示，可以采用晶体管42的源极和漏极中的另一个与布线77(vrs2)电连接且电容元件c2的另一个电极与布线78(vss2)电连接的结构。另外，如图2b所示，也可以采用晶体管44的源极和漏极中的另一个与布线74(vpi)电连接的结构。另外，如图2c所示，也可以采用电容元件c1的另一个电极及电容元件c2的另一个电极与布线73(vpd)电连接的结构。另外，如图2d所示，也可以采用晶体管42的源极和漏极中的另一个及晶体管44的源极和漏极中的另一个与布线74(vpi)电连接的结构。另外，如图2e所示，也可以使晶体管42的源极和漏极中的另一个与邻接的像素的布线74(vpi)电连接。另外，如图2f所示，也可以使晶体管42的源极和漏极中的另一个及晶体管44的源极和漏极中的另一个与邻接的像素的布线74(vpi)电连接。
布线71(vpd)、布线72(vrs)、布线73(vss)、布线74(vpi)、布线77(vrs2)及布线78(vss2)可以具有电源线的功能。例如，布线71(vpd)、布线73(vss)及布线78(vss2)可以被用作低电位电源线。布线72(vrs)、布线74(vpi)及布线77(vrs2)可以被用作高电位电源线。
晶体管41的栅极与布线61(gtx)电连接。晶体管42的栅极与布线62(rs1)电连接。晶体管43的栅极与布线63(tx)电连接。晶体管44的栅极与布线64(rs2)电连接。晶体管46的栅极与布线65(se)电连接。
布线61(gtx)、布线62(rs1)、布线63(tx)、布线64(rs2)及布线64(se)可以具有控制与各自连接的晶体管的导通的信号线的功能。注意，也可以在每行中控制布线63(tx)。
晶体管41可以用作用来将节点an的电位传送到节点fd的晶体管。晶体管42可以用来使节点an的电位复位的晶体管。晶体管43可以用作用来将节点fd的电位转送到节点fdx的晶体管。晶体管44可以用作用来使节点fdx的电位复位的晶体管。晶体管45可以用作用来输出对应于节点fdx的电位的信号的晶体管。晶体管46可以用作用来选择像素20的晶体管。
注意，上述像素20的结构只是一个例子，也可以不包括部分电路、部分晶体管、部分电容元件或者部分布线等。另外，也可以包括上述结构不包含的电路、晶体管、电容元件及布线等。另外，部分布线的连接方式也可以与上述结构方式不同。
图3a是说明本发明的一个方式的摄像装置的图。该摄像装置包括：包括配置为矩阵状的像素区块21的像素阵列26；具有驱动像素区块21的功能的电路22(行驱动器)；对像素区块21的输出信号进行cds(correlateddoublesampling:相关双采样)工作的电路23(cds电路)；具有将从电路23输出的模拟数据转换为数字数据的功能的电路24(a/d转换电路等)；以及具有选择经过电路24转换了的数据并将其读出的功能的电路25(列驱动器)。另外，也可以采用没有设置电路23的结构。
例如，如图3b所示，作为像素区块21可以采用包括多个像素20(像素20a、20b、20c、20d)的结构。详细内容将在后面说明，像素区块21具有在该多个像素20中共用部分晶体管的结构。
图3c是与像素区块21的一个列连接的电路23的电路图及电路24的方框图。电路23可以包括晶体管51、晶体管52、电容元件c3及电容元件c4。另外，电路24可以包括比较器电路27及计数电路29。
另外，晶体管53具有电流源电路的功能。晶体管53的源极和漏极中的一个与布线91(out1)电连接，并且源极和漏极中的另一个与电源线连接。该电源线例如可以被用作低电位电源线。另外，晶体管53的栅极一直被施加偏压。
在电路23中，晶体管51的源极和漏极中的一个与晶体管52的源极和漏极中的一个电连接。晶体管51的源极和漏极中的一个与电容元件c3的一个电极电连接。晶体管52的源极和漏极中的另一个与电容元件c4的一个电极电连接。晶体管52的源极和漏极中的另一个与布线92(out2)电连接。晶体管51的源极和漏极中的另一个例如与被供应基准电位的高电位电源线(cdsvdd)电连接。电容元件c4的另一个电极例如与低电位电源线(cdsvss)电连接。
说明与图1所示的像素20连接时的电路23的工作的一个例子。首先，使晶体管51及晶体管52导通。接着，从像素20对布线91(out1)输出摄像数据的电位，在布线92(out2)中保持基准电位(cdsvdd)。然后，使晶体管51非导通并从像素20对布线91(out1)输出复位电位(在此为比摄像数据的电位高的电位，例如，vdd电位)。此时，布线92(out2)的电位成为基准电位(cdsvdd)加上摄像数据的电位与复位电位之间的差的绝对值。因此，可以对电路24供应基准电位(cdsvdd)加上摄像数据的实际电位(netpotential)的噪音少的电位信号。
另外，当复位电位比摄像数据的电位低(例如为gnd电位等)时，布线92(out2)的电位成为基准电位(cdsvdd)减去摄像数据的电位与复位电位之间的差的绝对值。
在电路24中，对从电路23输入到比较器电路27的信号电位及扫描了的基准电位(ramp)进行比较。并且，对应于比较器电路27的输出而使计数电路29工作，数字信号输出到布线93(out3)。
图4所示的像素区块21a是像素区块21的具体结构的一个例子。像素区块21a在布线91(out1)延伸的方向(以下,垂直方向)上排列的4个像素(像素20a、20b、20c、20d)中共用晶体管44、晶体管45及晶体管46。另外，虽然在图4中示出像素区块21a包括4个像素的结构，但是也可以采用包括2个像素、3个像素或5个像素以上的结构。
在像素区块21a中，可以在4个像素中共用布线72(vrs)、布线74(vpi)、布线62(rs1)、布线63(rs2)及布线65(gtx)。另外，也可以与在垂直方向上设置的其他像素区块21a共用这些布线。
另外，通过在像素区块21a中以布线71(vpd)为基准以具有线对称性的方式配置电路，可以将布线的引导抑制为最小，从而可以实现易于在垂直方向上的2个像素中共用布线71(vpd)的结构。另外，可以与在布线64(se)延伸的方向(以下，水平方向)上设置的其他像素区块21a共用布线71(vpd)。
另外，可以与设置在水平方向上的其他像素区块21a共用布线61a(tx1)、布线61b(tx2)、布线61c(tx3)及布线61d(tx4)。
图5是示出像素区块21a[m，n]及在水平方向上邻接的像素区块21a[m，n+1]的结构的图。注意，m、n为任意的自然数，分别意味着行、列。在像素20的工作条件中，在布线72(vrs)及布线74(vpi)为同等的电位的情况下，如图5所示，可以省略一个布线且在像素区块21a[m，n]及像素区块21a[m，n+1]中共用另一个布线。
另外，像素区块21可以具有图6所示的像素区块21b的结构。像素区块21b具有在水平垂直方向上的共4个像素(像素20a、20b、20c、20d)中共用晶体管44、晶体管45及晶体管46的结构。像素区块21b可以与设置在垂直方向或水平方向上的其他像素区块21b共用各种布线。
图7是示出在像素区块21b[m，n]及水平方向上邻接的像素区块21b[m，n+1]的结构的图。在图6所示的像素区块中，由于布线72(vrs)位于水平方向的两端，因而可以如图7所示地省略一个布线72(vrs)且在像素区块21b[m，n]和像素区块21b[m，n+1]中共用另一个布线72(vrs)。
接着，参照图8所示的流程图及图9所示的时序图，对图4所示的像素区块21a的工作进行说明。本发明的一个方式的摄像装置以全局快门方式工作，因此可以同时进行当前帧中的摄像数据的取得及上一个帧的摄像数据的读出。
在此，参照图10a、图10b及图10c对摄像装置的工作方式进行说明。在图10a、图10b及图10c中，“e”表示能够进行曝光工作的期间，“r”表示能够进行读出工作的期间。另外，n表示第n(n为2以上的自然数)帧的第n帧。另外，n-1表示第n帧的上一个帧，n+1表示第n帧的下一个帧。注意，在此假设将像素设置为矩阵状的情况，而不考虑像素区块。line[1]表示第一行的像素，line[m]表示第m行(最后一行)的像素。
图10a示出卷帘快门方式的工作方法的示意图。卷帘快门方式是按行依次进行曝光及数据的读出的工作方法。由于在所有像素中不能同时进行摄像，因此在拍摄对象为运动物体时，图像会产生畸变。
图10b示出通常的全局快门方式的工作方法的示意图。全局快门方式是在所有像素中同时进行曝光，然后按行进行数据的读出的工作方法。由此，即使拍摄运动物体也可以获得没有畸变的图像。注意，当像素数增大时，读出时间也增大，曝光时间被限制。
图10c示出用于本发明的一个方式的摄像装置的工作方法的示意图。该工作方法是全局快门方式，在第n帧中同时进行所有像素的曝光，在第(n+1)帧中，进行第n帧中获得的数据的读出。由于在一个帧期间中不进行同一个帧的曝光及读出，由此，在本发明的一个方式的工作方法中，与现有的全局快门方式不同，即使读出期间增大曝光时间也不会被限制。因此，可以延长曝光时间。
在图8及图9中，以任意的第n帧为基准进行说明。另外，布线71(vpd)是低电位(“l”)，布线72(vrs)及布线74(vpi)是高电位(“h”)。
另外，在图9中，rs1是布线62(rs1)的电位，rs2是布线63(rs2)的电位，gtx是布线65(gtx)的电位，tx1是布线61a(tx1)的电位，tx4是布线61d(tx4)的电位，an1是像素20a中的节点an1的电位，an4是像素20d中的节点an4的电位，fd1是像素20a中的节点fd1的电位，fd4是像素20d中的节点fd4的电位，fdx是节点fdx的电位，se[1]是与第一行的像素区块21a连接的布线64(se)的电位，se[m]是与最后一行的像素区块21a连接的布线64(se)的电位。
首先，对摄像数据的取得进行说明。
在时刻t1，当将rs1设定为“h”时，an[1：4]被复位而成为“h”(布线72(vrs)的电位)(s1)。
在时刻t2，当将(rs1)设定为“l”时，根据照度，an[1：4]开始降低(s2)。
在时刻t8，当将gtx设定为“h”时，节点an1至节点an4的电位分别被转送到节点fd1至节点fd4(s10)。
在时刻t9，当将gtx设定为“l”时，保持fd[1：4]。到此为止是摄像数据的取得工作。注意，此时保持在fd[1：4]中的摄像数据在下一个帧被读出。
接着，对在与上述摄像数据的取得工作同时进行的上一个帧中取得的摄像数据的读出进行说明。
在时刻t1，当将rs2设定为“h”时，fdx被复位并成为“h”(布线72(vrs)的电位)(s3)。
在时刻t2，当将se[1]设定为“h”，将rs1设定为“l”，将tx1设定为“h”时，选择第一行的像素区块21a(s4)。此外，节点fd1的电位被转送到节点fdx，且在电路23中对应于fd1及fdx的信号被读出(s5、s6)。
在时刻t3，当将se[1]设定为“h”，将rs2设定为“h”，并且将tx1设定为“h”时，fd1及fdx被复位且在电路23中对应于该复位电位的信号被读出(s5、s7)。如上所述，在电路23中可以检测对应于摄像数据的信号和对应于复位电位的信号之间的差异，从而可以得到噪音少的摄像数据。
在时刻t3至t7，与上述同样地将第1行的像素区块21a的节点fd2至节点fd4的电位依次转送到节点fdx，而进行各自的摄像数据的读出(s5-s8)。
并且，在时刻t7至t8的期间中，依次选择第2行至最后一行的像素区块21a，而进行各自的像素区块21a的摄像数据的读出(s4-s9)。以上是在上一个帧中取得的摄像数据的读出工作。
如此，本发明的一个方式的摄像装置包括节点an(第一电荷保持部)、节点fd(第二电荷保持部)及节点fdx(电荷检测部)。节点an中取得的摄像数据被转送到节点fd，上述摄像数据从节点fd依次被转送到节点fdx并被读出。因此，即使采用在像素区块中共用部分晶体管的结构，也可以进行全局快门方式的工作。
另外，在本发明的一个方式的摄像装置中能够同时进行摄像数据的取得工作和上一个帧的摄像数据的读出。通过在下一个帧读出摄像数据，即使采用全局快门方式也可以延长一个帧期间中的进行曝光等的时间。因此，在低照度环境下也能够取得动态范围宽且噪音低的图像。
虽然图9中的时序图示出在节点fd和节点fdx导通的状态下进行读出的工作，但是为了减少起因于与节点fdx连接的晶体管等的噪音，也可以在节点fd和节点fdx非导通的状态下进行读出。
图11中的时序图示出在节点fd和节点fdx非导通的状态下进行读出的工作，图11中的时序图与图9的时序图的不同之处仅在于tx1及tx4。作为代表下面说明关于tx1的工作。
在时刻t1，当将rs2设定为“h”时，fdx被复位而成为“h”(布线72(vrs)的电位)。
在时刻t2，当将rs2设定为“l”，将tx1设定为“h”时，节点fd1的电位被转送到节点fdx。
在时刻t3，当将tx1设定为“l”时，节点fd1和节点fdx成为非导通而保持fdx。此时，使电路23工作来读出对应于fdx(摄像数据)的信号。
在时刻t4，当将rs2设定为“h”，将tx1设定为“h”时，fd1及fdx被复位。
在时刻t5，当将tx1设定为“l”时，节点fd1和节点fdx成为非导通，而保持fdx。此时，使电路23工作来读出对应于fdx(复位电位)的信号。通过上述工作，可以在节点fd和节点fdx非导通的状态下进行读出。
另外，本发明的一个方式的摄像装置可以在一个帧中进行摄像数据的取得及该摄像数据的读出。参照图12中的时序图对该工作进行说明。
在时刻t1，当将rs1设定为“h”，将gtx设定为“h”时，an[1：4]及fd[1：4]被复位而成为“h”(布线72(vrs)的电位)。
在时刻t2，当将rs1设定为“l”，将gtx设定为“l”时，根据照度，an[1：4]开始降低。
在时刻t3，当将rs2设定为“h”，将gtx设定为“h”时，fdx被复位而成为“h”(布线72(vrs)的电位)。另外，节点an1至节点an4的电位分别被转送到节点fd1至节点fd4。
在时刻t4，当将se[1]设定为“h”，将rs2设定为“l”，将gtx设定为“l”将tx1设定为“h”时，选择第一行的像素区块21a。此外，节点fd1的电位被转送到节点fdx，且在电路23中对应于fd1及fdx的信号被读出。
在时刻t5，当将se[1]设定为“h”，将rs2设定为“h”，并且将tx1设定为“h”时，fd1及fdx被复位且在电路23中对应于该复位电位的信号被读出。之后，可以与图9的时序图的说明同样地从各像素及各像素区块读出摄像数据。
另外，图12中的时序图示出在节点fd和节点fdx导通的状态下进行读出的工作。为了在节点fd和节点fdx非导通的状态下进行读出，按照图13的时序图进行工作即可。
像素20可以采用图14a所示的结构。图14a中的像素20与图1中的像素20的不同之处在于光电转换元件pd的连接方向不同。在此情况下，节点an、节点fd及节点fdx在被复位时变为低电位，而通过照射光提高电位。在采用该结构的情况下，可以将布线71(vpd)及布线74(vpi)设定为高电位(“h”)，将布线72(vrs)、布线73(vss)设定为低电位(“l”)。
另外，如图14b所示，可以采用省略电容元件c2的结构。另外，如图15a所示，也可以采用晶体管45的源极和漏极中的一个与布线91(out1)连接的结构。
另外，如图15b所示，也可以采用像素20不设置晶体管42的结构。图16是由图15b所示的像素20构成像素区块21c的例子。在像素区块21c中，可以通过在复位期间中使布线71(vpd)成为高电位并对光电转换元件pd施加正向偏压来对节点an的电位进行复位。可以在图9、图11、图12及图13所示的时序图的rs1变为“h”时进行该工作。
另外，在像素区块21c的工作中，在一个帧中进行摄像及读出的情况下，如图17所示的时序图的时刻t1至时刻t2的期间所示，也可以同时将rs2、gtx、tx1及tx4变为“h”而使节点an、节点fd及节点fdx复位。
另外，用于像素20的晶体管可以采用如图18a和图18b所示的对晶体管41至晶体管46设置背栅极的结构。图18a是对背栅极施加恒电位的结构，可以控制阈值电压。在图18a中，作为一个例子，举出背栅极分别与供应低电位的布线71(vpd)、布线73(vss)或布线75(vss2)连接的情况，但是也可以采用背栅极与上述布线中的一个连接的结构。另外，图18b是与前栅极相同的电位施加到背栅极的结构，通过该结构，可以增大通态电流(on-statecurrent)且减少关态电流(off-statecurrent)。另外，也可以以所希望的晶体管具有适当的电特性的方式组合图18a及图18b所示的结构的结构。另外，也可以具有没有设置背栅极的晶体管。此外，根据需要，可以组合图1、图2a至图2f、图14a和图14b、图15a和图15b以及图18a和图18b的结构。
本发明的一个方式的摄像装置可以采用像素阵列26及包括电路22至电路25的衬底35的叠层结构。例如，在图19a为像素阵列26的俯视图，图19b为衬底35的俯视图的情况下，可以采用如图19c的透视图所示的像素阵列26及衬底35的叠层结构。通过采用该结构，可以使用对各构成要素适当的晶体管，并且使摄像装置的面积小。另外，图19b所示的电路布局是一个例子，也可以采用其他布局。
为了同时实现高速工作及使用cmos电路的结构，电路22至电路25优选利用使用硅的晶体管(以下，称为si晶体管)形成。例如，可以作为衬底35使用硅衬底，在该硅衬底上形成上述电路。另外，像素阵列26优选利用使用氧化物半导体的晶体管(以下，称为os晶体管)形成。此外，也可以将构成电路22至电路25的部分晶体管设置在与像素阵列26相同的面上。
接着，参照附图说明本发明的一个方式的摄像装置的具体的结构例子。图20a所示的截面图示出图1所示的像素20中的光电转换元件pd、晶体管41、晶体管43及电容元件c1的具体的连接方式的一个例子。另外，在图20a中未图示晶体管42、晶体管44、晶体管45、晶体管46及电容元件c2。晶体管41至晶体管46、电容元件c1及电容元件c2可以设置在层1100，并且光电转换元件pd可以设置在层1200中。
虽然在本实施方式所说明的截面图中，布线、电极及接触插头(导电体81)为彼此不同的构成要素，但是在附图上彼此电连接的构成要素有时在实际的电路中被认作为同一个构成要素。此外，布线通过导电体81与电极连接的方式是一个例子，而有时电极与布线直接连接。
在各构成要素上设置有用作保护膜、层间绝缘膜或平坦化膜的绝缘层82及绝缘层83等。例如，绝缘层82及绝缘层83等可以使用氧化硅膜、氧氮化硅膜等无机绝缘膜。或者，也可以使用丙烯酸树脂、聚酰亚胺樹脂等有机绝缘膜等。优选的是，根据需要通过cmp(chemicalmechanicalpolishing：化学机械抛光)法等对绝缘层82及绝缘层83等的顶面进行平坦化处理。
另外，有时不设置附图所示的布线等的一部分，有时各层包括在附图中未图示的布线及晶体管等。此外，有时包括在附图中未图示的层。此外，有时不包括附图所示的层的一部分。
像素20的构成要素的晶体管41至晶体管46优选使用os晶体管。os晶体管的极低的关态电流可以使摄像的动态范围宽。在图1所示的像素20的电路结构中，当入射到光电转换元件pd的光的强度高时，节点an、节点fd及节点fdx的电位小。由于os晶体管的关态电流极低，因此即使栅极电位极小也可以正确地输出对应于该栅极电位的电流。由此，可以扩大能够检测出的照度范围，即扩大动态范围。
此外，因晶体管41、晶体管42、晶体管43及晶体管44的关态电流低，而可以使在节点an、节点fd及节点fdx中能够保持电荷的期间为极长。因此，可以适用全局快门方式，其中不使电路结构或工作方法为复杂地适用在全像素中同时进行电荷的存储工作。另外，也可以以卷帘快门方式驱动本发明的一个方式的摄像装置。
此外，因为os晶体管的电特性变动的温度依赖性比将硅用于活性区域或活性层的晶体管小，所以可以在极宽的温度范围中使用os晶体管。因此，包括os晶体管的摄像装置及半导体装置适合安装于汽车、飞机、航天器等。
此外，os晶体管的漏极耐压比si晶体管高。优选对将硒类材料用于光电转换层的光电转换元件施加较高的电压(例如，10v以上)而工作，以利用雪崩倍增(avalanchemultiplication)。由此，通过组合os晶体管和将硒类材料用于光电转换层的光电转换元件，可以实现高可靠性的摄像装置。
虽然图20a例示各晶体管包括背栅极的方式，但是如图20b所示，也可以不包括背栅极。另外，如图20c所示，也可以晶体管的一部分，例如只有晶体管41包括背栅极。该背栅极有时与对置设置的前栅极电连接。或者，有时对该背栅极供应与前栅极不同的恒电位。注意，还可以将该背栅极的有无适用于本实施方式所说明的其他像素结构。
作为设置于层1200中的光电转换元件pd可以采用各种方式的元件。图20a示出将硒类材料用于光电转换层561的方式。使用硒类材料的光电转换元件pd对可见光具有高外部量子效率。另外，由于硒类材料的光吸收系数高，而具有易于将光电转换层561形成得较薄的优点。使用硒类材料形成的光电转换元件pd可以是因雪崩培增而放大量大的高灵敏度的传感器。就是说，通过将硒类材料用于光电转换层561，即使像素面积变小也可以获得充分的光电流。因此，可以认为采用硒类材料的光电转换元件pd适用于低照度环境下的摄像。
作为硒类材料，可以使用非晶硒或结晶硒。作为结晶硒的一个例子，可以通过形成非晶硒之后进行加热处理而形成。另外，通过使结晶硒的结晶粒径小于像素间距，可以减少各像素的特性偏差。另外，与非晶硒相比，结晶硒具有对于可见光的光谱灵敏度及光吸收系数高的特性。
在图20a中，示出光电转换层561采用单层的情况，但是如图21a所示，在受光面一侧设置氧化镓、氧化铈或in-ga-zn氧化物等的层作为空穴注入阻挡层568。另外，如图21b所示，也可以在电极566一侧设置氧化镍或硫化锑等的层作为电子注入阻挡层569。另外，如图21c所示，也可以设置空穴注入阻挡层568及电子注入阻挡层569。此外，如图1及图14a所示，在像素20中，也可以采用光电转换元件pd的连接方向不同的结构。由此，可以调换图21a至图21c所示的空穴注入阻挡层568及电子注入阻挡层569。
光电转换层561可以为含有铜、铟、硒的化合物(cis)的层，也可以为含有铜、铟、镓、硒的化合物(cigs)的层。在使用cis层及cigs层的光电转换元件中，可以与硒的单层同样地利用雪崩倍增。
作为采用硒类材料的光电转换元件pd，例如可以采用在由金属材料等形成的电极566与透光导电层562之间具有光电转换层561的结构。此外，cis及cigs是p型半导体，而也可以与其接触地设置n型半导体的硫化镉或硫化锌等以形成键合。
在图20a中，透光导电层562与布线71直接接触，但是也可以如图22a所示，透光导电层562通过布线88与布线71接触。在图20a中虽然采用不使光电转换层561与透光导电层562在像素电路间分离的结构，但是也可以如图22b所示采用在电路间分离的结构。此外，在像素间的不具有电极566的区域中，优选以绝缘体形成分隔壁567，以不使光电转换层561及透光导电层562产生裂缝，但是也可以如图22c、图22d所示采用不设置分隔壁567的结构。
此外，电极566及布线71等也可以采用多层结构。例如，如图23a所示，电极566也可以采用导电层566a和导电层566b的两层结构，而布线71也可以采用导电层71a和导电层71b的两层结构。在图23a的结构中，例如，优选选择低电阻的金属等来形成导电层566a及导电层71a，而选择与光电转换层561的接触特性好的金属等来形成导电层566b及导电层71b。通过采用这种结构，可以提高光电转换元件pd的电特性。此外，一些种类的金属因与透光导电层562接触而会产生电蚀。即使将这种金属用于导电层71a，也通过导电层71b可以防止电蚀。
作为导电层566b及导电层71b，例如可以使用钼或钨等。此外，作为导电层566a及导电层71a，例如可以使用铝、钛或依次层叠钛、铝和钛的叠层。
另外，如图23b所示，透光导电层562可以通过导电体81及布线88与布线71连接。此外，绝缘层82等也可以采用多层结构。例如，如图23b所示，在绝缘层82包括绝缘层82a和绝缘层82b，且绝缘层82a和绝缘层82b的蚀刻速率等不同的情况下，导电体81具有台阶。在用作层间绝缘膜或平坦化膜的其他绝缘层采用多层结构的情况下，导电体81同样地具有台阶。在此示出绝缘层82采用两层结构的例子，但是绝缘层82及其他绝缘层也可以采用三层以上的叠层结构。
分隔壁567可以使用无机绝缘体或绝缘有机树脂等形成。另外，分隔壁567也可以着色成黑色等以遮蔽照射到晶体管等的光及/或确定每一个像素的受光部的面积。
另外，光电转换元件pd也可以采用使用了非晶硅膜或微晶硅膜等的pin型二极管元件等。
例如，图24是作为光电转换元件pd使用pin型薄膜光电二极管的例子。该光电二极管包括依次层叠的n型半导体层565、i型半导体层564及p型半导体层563。i型半导体层564优选使用非晶硅。p型半导体层563及n型半导体层565可以使用包含赋予各导电型的掺杂剂的非晶硅或者微晶硅等。以非晶硅为光电转换层的光电二极管在可见光波长区域内的灵敏度较高，而易于检测微弱的可见光。
在图24所示的光电转换元件pd中，用作阴极的n型半导体层565与电极566接触，该电极566与晶体管41电连接。此外，用作阳极的p型半导体层563通过导电体88与布线71电连接。
另外，当光电转换元件pd的阳极与阴极以及电极层与布线的各连接方式相反时，可以采用图14a所示的电路图的结构。
无论在哪种情况下，都优选以p型半导体层563为受光面的方式形成光电转换元件pd。通过以p型半导体层563为受光面，可以提高光电转换元件pd的输出电流。
此外，具有pin型薄膜光电二极管的方式的光电转换元件pd的结构以及光电转换元件pd与布线的连接方式可以采用图25a至图25c所示的例子。另外，光电转换元件pd的结构以及光电转换元件pd与布线的连接方式不局限于此，也可以采用其他方式。
图25a示出设置有与光电转换元件pd的p型半导体层563接触的透光导电层562的结构。透光导电层562被用作电极，而可以提高光电转换元件pd的输出电流。
透光导电层562例如可以使用铟锡氧化物、包含硅的铟锡氧化物、包含锌的氧化铟、氧化锌、包含镓的氧化锌、包含铝的氧化锌、氧化锡、包含氟的氧化锡、包含锑的氧化锡、石墨烯或氧化石墨烯等。此外，透光导电层562不局限于单层，而也可以为不同膜的叠层。
图25b是透光导电层562通过导电体81及布线88与布线71连接的结构。另外，也可以采用光电转换元件pd的p型半导体层563通过导电体81及布线88与布线71连接的结构。在图25b中，可以不设置透光导电层562的结构。
图25c示出在覆盖光电转换元件pd的绝缘层中设置有使p型半导体层563露出的开口部且覆盖该开口部的透光导电层562与布线71电连接的结构。
此外，如图26所示，光电转换元件pd也可以采用将硅衬底600用作光电转换层的光电二极管。
使用上述硒类材料或非晶硅等形成的光电转换元件pd可以经过成膜工序、光刻工序、蚀刻工序等一般的半导体制造工序制造。另外，由于硒类材料具有高电阻，也可以如图20a所示那样采用光电转换层561不在电路间分离的结构。因此，本发明的一个方式的摄像装置可以以高成品率及低成本制造。另一方面，在形成将硅衬底600用作光电转换层的光电二极管时，需要进行抛光工序或贴合工序等难度较高的工序。
此外，在本发明的一个方式的摄像装置中也可以层叠有硅衬底600，在该硅衬底600中形成有电路。例如，如图27a所示，层1400可以与像素电路重叠，该层1400包括在硅衬底600中具有活性区域的晶体管610及晶体管620。图27b相当于晶体管的沟道宽度方向的截面图。
在此，在图27a及图27b中，例示出si晶体管具有鳍型结构，但是如图28a所示，也可以采用平面型结构。另外，如图28b所示，也可以为具有硅薄膜的活性层650的晶体管。活性层650可以使用多晶硅或soi(silicononinsulator：绝缘体上硅)结构的单晶硅。
形成在硅衬底600上的电路能够读出像素电路所输出的信号并进行转换该信号的处理等，例如，也可以包括如图28c的电路图所示的cmos反相器。晶体管610(n沟道型)及晶体管620(p沟道型)的栅电极彼此电连接。晶体管610和晶体管620中的一个晶体管的源极和漏极中的一个电连接到另一个晶体管的源极和漏极中的一个。另外，晶体管610和晶体管620的源极和漏极中的另一个分别与不同的布线电连接。
形成在硅衬底600上的电路例如相当于图3a及图19b所示的电路22、电路23、电路24及电路25等。
此外，硅衬底600不局限于块状硅衬底，也可以使用以锗、硅锗、碳化硅、砷化镓、砷化铝镓、磷化铟、氮化镓、有机半导体为材料的衬底。
在此，如图26及图27a和图27b所示，在形成有包括氧化物半导体的晶体管的区域和形成有si器件(si晶体管或si光电二极管)的区域之间设置有绝缘层80。
设置在晶体管610及晶体管620的活性区域附近的绝缘层中的氢使硅的悬空键终结。因此，该氢提高晶体管610及晶体管620的可靠性。另一方面，设置在晶体管41等的活性层的氧化物半导体层附近的绝缘层中的氢有可能成为在氧化物半导体层中生成载流子的原因之一。因此，该氢有时引起晶体管41等的可靠性的下降。因此，当层叠包含使用硅类半导体材料的晶体管的一个层与包括os晶体管的另一个层时，优选在它们之间设置具有防止氢扩散的功能的绝缘层80。通过设置绝缘层80将氢封闭在一个层中，可以提高晶体管610及晶体管620的可靠性。同时，由于能够抑制氢从一个层扩散到另一个层，所以可以提高晶体管41等的可靠性。
绝缘层80例如可以使用氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪、氧化钇稳定氧化锆(ysz)等。
在如图27a和图27b所示的结构中，可以将形成在硅衬底600上的电路(例如，驱动电路)、晶体管41等与光电转换元件pd重叠地形成，由此可以提高像素的集成度。换言之，可以提高摄像装置的分辨率。例如，可以用于像素数为4k2k、8k4k或者16k8k等的摄像装置。另外，可以采用如下结构：以与晶体管41、晶体管42、晶体管43、晶体管44及光电转换元件pd等重叠的方式使用si形成像素20所包括的晶体管45及晶体管46。
此外，本发明的一个方式的摄像装置可以采用图29所示的结构。图29所示的摄像装置是图27a所示的摄像装置的变形例，且示出由os晶体管及si晶体管形成cmos反相器的例子。
在此，设置于层1400中的si晶体管的晶体管620为p沟道型晶体管，设置于层1100中的os晶体管的晶体管610为n沟道型晶体管。通过只将p沟道型晶体管设置于硅衬底600上，可以省略阱的形成或n型杂质层的形成等工序。
虽然图29的摄像装置示出将硒等用于光电转换元件pd的例子，但是也可以采用与图24同样的使用pin型薄膜光电二极管的结构。
在图29所示的摄像装置中，晶体管610可以通过与形成在层1100中的晶体管41及晶体管43相同的工序制造。因此，可以简化摄像装置的制造工序。
如图30所示，本发明的一个方式的摄像装置可以采用如下结构：贴合由形成在硅衬底660中的光电转换元件pd及其上形成有的os晶体管构成的像素和形成有电路的硅衬底600的结构。通过采用上述结构，可以容易使形成在硅衬底660中的光电转换元件pd的实效面积大。另外，通过使用使形成在硅衬底600上的电路微型化的si晶体管进行高集成化，可以提供一种具有高性能的半导体装置。
另外，作为图30的变形例，如图31所示，可以使用os晶体管及si晶体管形成电路。通过采用上述结构，可以容易使形成在硅衬底660中的光电转换元件pd的实效面积大。另外，通过使用使形成在硅衬底600上的电路微型化的si晶体管进行高集成化，可以提供一种具有高性能的半导体装置。
当采用图31的结构时，可以由形成在硅衬底600的si晶体管及在其上形成的os晶体管构成cmos电路。os晶体管的关态电流极低，可以构成静态的泄漏电流极少的cmos电路。
注意，本实施方式中的摄像装置所包括的晶体管及光电转换元件的结构是一个例子。因此，例如晶体管41至晶体管46中的一个以上也可以由活性区域或活性层包含硅等的晶体管构成。此外，晶体管610和晶体管620中的两个或一个也可以由活性层包括氧化物半导体层的晶体管构成。
图32a为对摄像装置追加滤色片等的结构的一个例子的截面图。该截面图示出包括相当于三个像素的像素电路的区域的一部分。在形成有光电转换元件pd的层1200上形成有绝缘层2500。绝缘层2500可以使用可见光透射性高的氧化硅膜等。另外，也可以作为钝化膜层叠氮化硅膜。此外，也可以作为反射防止膜层叠氧化铪等介电膜。
在绝缘层2500上也可以形成有遮光层2510。遮光层2510具有防止透过上部的滤色片的光的混合的功能。遮光层2510可以为铝、钨等的金属层或者层叠该金属层与被用作反射防止膜的介电膜的结构。
在绝缘层2500及遮光层2510上也可以设置被用作平坦化膜的有机树脂层2520。另外，在每个像素中分别形成有滤色片2530(滤色片2530a、滤色片2530b及滤色片2530c)。例如，使滤色片2530a、滤色片2530b及滤色片2530c具有r(红色)、g(绿色)、b(蓝色)、y(黄色)、c(青色)和m(洋红)等的颜色，由此可以获得彩色图像。
在滤色片2530上也可以设置具有透光性的绝缘层2560等。
此外，如图32b所示，也可以使用光学转换层2550代替滤色片2530。通过采用这种结构，可以形成能够获得各种各样的波长区域内的图像的摄像装置。
例如，通过作为光学转换层2550使用阻挡可见光线的波长以下的光的滤光片，可以形成红外线摄像装置。另外，通过作为光学转换层2550使用阻挡红外线的波长以下的光的滤光片，可以形成远红外线摄像装置。另外，通过作为光学转换层2550使用阻挡可见光线的波长以上的光的滤光片，可以形成紫外线摄像装置。
另外，通过将闪烁体用于光学转换层2550，可以形成用于x射线摄像装置等的获得使辐射强度可视化的图像的摄像装置。当透过拍摄对象的x射线等辐射入射到闪烁体时，由于被称为光致发光的现象而转换为可见光线或紫外光线等的光(荧光)。通过由光电转换元件pd检测该光来获得图像数据。另外，也可以将该结构的摄像装置用于辐射探测器等。
闪烁体含有如下物质：当闪烁体被照射x射线或伽马射线等放射线时吸收放射线的能量而发射可见光或紫外线的物质。例如，可以使用将gd2o2s：tb、gd2o2s：pr、gd2o2s：eu、bafcl：eu、nai、csi、caf2、baf2、cef3、lif、lii、zno分散到树脂或陶瓷中的材料。
在使用硒类材料的光电转换元件pd中，由于可以将x线等的放射线直接转换为电荷，因此可以不使用闪烁体。
另外，如图32c所示，在滤色片2530a、滤色片2530b及滤色片2530c上也可以设置有微透镜阵列2540。透过微透镜阵列2540所具有的各透镜的光经由设置在其下的滤色片而照射到光电转换元件pd。另外，如图32d所示，也可以在光学转换层2550上设置微透镜阵列2540。另外，图32a、图32b、图32c及图32d所示的层1200之外的区域为层1600。
图33是例示出本发明的一个方式的像素20及图32c所示的微透镜阵列2540等的具体结构的图。图33是使用图27a所示的像素的结构。另外，图34是图31所示的像素的结构的例子。
如上所述，可以采用使光电转换元件pd、像素20所包括的电路及驱动电路都具有它们重叠的区域的结构，因此可以实现摄像装置的小型化。
此外，如图33和图34所示，可以采用设置有衍射光栅1500的结构。可以将介于衍射光栅1500的拍摄对象的图像(衍射图像)提取到像素中，然后根据像素中的摄像图像通过运算处理构成输入图像(拍摄对象的图像)。此外，可以通过使用衍射光栅1500代替透镜来降低摄像装置的成本。
衍射光栅1500可以由具有透光性的材料形成。例如，可以使用无机绝缘膜诸如氧化硅膜、氧氮化硅膜等。或者，还可以使用有机绝缘膜诸如丙烯酸树脂、聚酰亚胺树脂等。此外，也可以使用上述无机绝缘膜和有机绝缘膜的叠层。
可以通过使用感光树脂等的光刻工序形成衍射光栅1500。另外，也可以通过光刻工序和蚀刻工序形成。此外，也可以通过纳米压印法或激光划片法等形成。
另外，也可以在衍射光栅1500和微透镜阵列2540之间具有间隔x。间隔x可以为1mm以下，优选为100μm以下。该间隔既可以为空间，又可以将具有透光性的材料用作密封层或粘合层地设置。例如，将氮或稀有气体等惰性气体密封到该间隔中。或者，也可以将丙烯酸树脂、环氧树脂或聚酰亚胺树脂等设置在该间隔中。或者，也可以设置硅酮油等液体。另外，在不设置微透镜阵列2540的情况下也可以在滤色片2530和衍射光栅1500之间具有间隔x。
另外，摄像装置可以如图35a1和图35b1所示地弯曲。图35a1示出使摄像装置沿着同图中的双点划线y1-y2弯曲的状态。图35a2示出图35a1中的双点划线x1-x2所示的部分的截面图。图35a3示出图35a1中的双点划线y1-y2所示的部分的截面图。
图35b1示出使摄像装置沿着同图中的双点划线y3-y4弯曲且沿着同图中的双点划线x3-x4弯曲的状态。图35b2是图35b1中的双点划线x3-x4所示的部分的截面图。图35b3是图35b1中的双点划线y3-y4所示的部分的截面图。
通过使摄像装置弯曲，可以降低像场弯曲或像散(astigmatism)。因此，可以容易进行与摄像装置组合使用的透镜等的光学设计。例如，由于可以减少用于像差校正的透镜的数量，所以可以容易地实现使用摄像装置的半导体装置等的小型化或轻量化。此外，可以提高摄像图像的质量。
在本实施方式中，描述了本发明的一个方式。或者，在其他实施方式中，描述本发明的一个方式。但是，本发明的一个方式不局限于此。换而言之，在本实施方式及其他的实施方式中，记载有各种各样的发明的方式，因此本发明的一个方式不局限于特定的方式。例如，虽然作为例子示出将本发明的一个方式适用于摄像装置的情况，但是本发明的一个方式不局限于此。根据情况或状况，也可以不将本发明的一个方式适用于摄像装置。例如，也可以将本发明的一个方式适用于具有其他功能的半导体装置。例如，作为本发明的一个方式，示出晶体管的沟道形成区域、源区域、漏区域等包含氧化物半导体的例子，但是本发明的一个方式不局限于此。根据情况或状况，本发明的一个方式的各种晶体管、晶体管的沟道形成区域、晶体管的源区域、漏区域等可以包含各种半导体。根据情况或状况，本发明的一个方式的各种晶体管、晶体管的沟道形成区域、或者晶体管的源区域、漏区域等可以包含硅、锗、硅锗、碳化硅、砷化镓、砷化铝镓、磷化铟、氮化镓和有机半导体等中的至少一个。另外，例如，根据情况或状况，本发明的一个方式的各种晶体管、晶体管的沟道形成区域、晶体管的源区域、漏区域等可以不包含氧化物半导体。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式2
在本实施方式中，参照附图对能够用于本发明的一个方式的具有氧化物半导体的晶体管进行说明。注意，在本实施方式的附图中，为了明确起见，放大、缩小或省略部分构成要素。
图36a和图36b是本发明的一个方式的晶体管101的俯视图及截面图。图36a是俯视图，图36a所示的点划线b1-b2方向上的截面相当于图36b。另外，图36a所示的点划线b3-b4方向上的截面相当于图38a。另外，将点划线b1-b2方向称为沟道长度方向，将点划线b3-b4方向称为沟道宽度方向。
晶体管101包括与衬底115接触的绝缘层120、与绝缘层120接触的氧化物半导体层130、与氧化物半导体层130电连接的导电层140及导电层150、与氧化物半导体层130、导电层140及导电层150接触的绝缘层160、与绝缘层160接触的导电层170、与导电层140、导电层150、绝缘层160及导电层170接触的绝缘层175以及与绝缘层175接触的绝缘层180。此外，根据需要也可以使绝缘层180具有平坦化膜的功能。
在此，导电层140、导电层150、绝缘层160及导电层170分别可以用作源电极层、漏电极层、栅极绝缘膜及栅电极层。
另外，图36b所示的区域231、区域232及区域233分别可以用作源区域、漏区域及沟道形成区域。区域231与导电层140接触且区域232与导电层150接触，通过作为导电层140及导电层150使用容易与氧键合的导电材料可以降低区域231及区域232的电阻。
具体而言，由于氧化物半导体层130与导电层140及导电层150接触，在氧化物半导体层130中产生氧缺陷，该氧缺陷与残留在氧化物半导体层130中或从外部扩散的氢之间的相互作用使区域231及区域232成为低电阻的n型。
另外，晶体管的“源极”和“漏极”的功能在使用极性不同的晶体管的情况下或在电路工作中电流方向变化的情况等下，有时互相调换。因此，在本说明书中，“源极”和“漏极”可以互相调换。此外，“电极层”也可以称为“布线”。
导电层170包括导电层171及导电层172的两层，但也可以是一层或三层以上的叠层。同样也可以应用于本实施方式所说明的其他晶体管。
导电层140及导电层150为单层，但也可以是两层以上的叠层。同样也可以应用于本实施方式所说明的其他晶体管。
本发明的一个方式的晶体管也可以采用图36c和图36d所示的结构。图36c是晶体管102的俯视图，图36c所示的点划线c1-c2方向上的截面相当于图36d。另外，图36c所示的点划线c3-c4方向上的截面相当于图38b。另外，将点划线c1-c2方向称为沟道长度方向，将点划线c3-c4方向称为沟道宽度方向。
晶体管102除了用作栅极绝缘膜的绝缘层160的端部不与用作栅电极层的导电层170的端部对齐之处以外其他结构与晶体管101相同。在晶体管102中，由于导电层140及导电层150的较宽的部分由绝缘层160覆盖，所以在导电层140、导电层150与导电层170之间的电阻高，因此晶体管102具有栅极漏电流少的特征。
晶体管101及晶体管102是具有导电层170与导电层140及导电层150重叠的区域的顶栅结构。为了减少寄生电容，优选将该区域的沟道长度方向上的宽度设定为3nm以上且小于300nm。在该结构中，由于不在氧化物半导体层130中形成偏置区域，所以容易形成通态电流高的晶体管。
本发明的一个方式的晶体管也可以采用图36e和图36f所示的结构。图36e是晶体管103的俯视图，图36e所示的点划线d1-d2方向上的截面相当于图36f。另外，图36e所示的点划线d3-d4方向上的截面相当于图38a。另外，将点划线d1-d2方向称为沟道长度方向，将点划线d3-d4方向称为沟道宽度方向。
晶体管103包括与衬底115接触的绝缘层120、与绝缘层120接触的氧化物半导体层130、与氧化物半导体层130接触的绝缘层160、与绝缘层160接触的导电层170、覆盖氧化物半导体层130、绝缘层160及导电层170的绝缘层175、与绝缘层175接触的绝缘层180、通过设置在绝缘层175及绝缘层180中的开口部与氧化物半导体层130电连接的导电层140及导电层150。此外，根据需要也可以包括与绝缘层180、导电层140及导电层150接触的绝缘层(平坦化膜)等。
导电层140、导电层150、绝缘层160及导电层170分别可以用作源电极层、漏电极层、栅极绝缘膜及栅电极层。
图36f所示的区域231、区域232及区域233分别可以用作源区域、漏区域及沟道形成区域。区域231及区域232与绝缘层175接触，例如通过作为绝缘层175使用含氢的绝缘材料可以降低区域231及区域232的电阻。
具体而言，经过直到形成绝缘层175为止的工序在区域231及区域232中产生的氧缺陷与从绝缘层175扩散到区域231及区域232的氢之间的相互作用使区域231及区域232成为低电阻的n型。此外，作为含氢的绝缘材料，例如可以使用氮化硅、氮化铝等。
本发明的一个方式的晶体管也可以采用图37a和图37b所示的结构。图37a是晶体管104的俯视图，图37a所示的点划线e1-e2方向上的截面相当于图37b。另外，图37a所示的点划线e3-e4方向上的截面相当于图38a。另外，将点划线e1-e2方向称为沟道长度方向，将点划线e3-e4方向称为沟道宽度方向。
晶体管104除了导电层140及导电层150覆盖氧化物半导体层130的端部且与其接触之处以外其他结构与晶体管103相同。
图37b所示的区域331及区域334可以用作源区域，区域332及区域335可以用作漏区域，区域333可以用作沟道形成区域。
可以以与晶体管101中的区域231及区域232相同的方式降低区域331及区域332的电阻。
可以以与晶体管103中的区域231及区域232相同的方式降低区域334及区域335的电阻。另外，当沟道长度方向上的区域334及区域335的长度为100nm以下，优选为50nm以下时，由于栅极电场有助于防止通态电流大幅度地下降，所以也可以不降低区域334及区域335的电阻。
晶体管103及晶体管104的结构是不具有导电层170与导电层140及导电层150重叠的区域的自对准结构。自对准结构的晶体管由于栅电极层与源电极层及漏电极层之间的寄生电容极小，所以适合于高速工作。
本发明的一个方式的晶体管也可以采用图37c和图37d所示的结构。图37c是晶体管105的俯视图，图37c所示的点划线f1-f2方向上的截面相当于图37d。另外，图37c所示的点划线f3-f4方向上的截面相当于图38a。另外，将点划线f1-f2方向称为沟道长度方向，将点划线f3-f4方向称为沟道宽度方向。
晶体管105包括与衬底115接触的绝缘层120、与绝缘层120接触的氧化物半导体层130、与氧化物半导体层130电连接的导电层141及导电层151、与氧化物半导体层130、导电层141及导电层151接触的绝缘层160、与绝缘层160接触的导电层170、与氧化物半导体层130、导电层141、导电层151、绝缘层160及导电层170接触的绝缘层175、与绝缘层175接触的绝缘层180、通过设置在绝缘层175及绝缘层180中的开口部分别与导电层141及导电层151电连接的导电层142及导电层152。此外，根据需要也可以具有与绝缘层180、导电层142及导电层152接触的绝缘层等。
在此，导电层141及导电层151与氧化物半导体层130的顶面接触而不与侧面接触。
晶体管105除了包括导电层141及导电层151、以及包括设置在绝缘层175及绝缘层180中的开口部、包括通过该开口部分别与导电层141及导电层151电连接的导电层142及导电层152之处以外，其他结构与晶体管101相同。可以将导电层140(导电层141及导电层142)用作源电极层，且可以将导电层150(导电层151及导电层152)用作漏电极层。
本发明的一个方式的晶体管也可以采用图37e和图37f所示的结构。图37e是晶体管106的俯视图，图37e所示的点划线g1-g2方向上的截面相当于图37f。另外，图37a所示的点划线g3-g4方向上的截面相当于图38a。另外，将点划线g1-g2方向称为沟道长度方向，将点划线g3-g4方向称为沟道宽度方向。
晶体管106包括与衬底115接触的绝缘层120、与绝缘层120接触的氧化物半导体层130、与氧化物半导体层130电连接的导电层141及导电层151、与氧化物半导体层130接触的绝缘层160、与绝缘层160接触的导电层170、与绝缘层120、氧化物半导体层130、导电层141、导电层151、绝缘层160及导电层170接触的绝缘层175、与绝缘层175接触的绝缘层180、通过设置在绝缘层175及绝缘层180中的开口部分别与导电层141及导电层151电连接的导电层142及导电层152。此外，根据需要也可以具有与绝缘层180、导电层142及导电层152接触的绝缘层(平坦化膜)等。
导电层141及导电层151与氧化物半导体层130的顶面接触而不与侧面接触。
晶体管106除了包括导电层141及导电层151之处以外其他结构与晶体管103相同。可以将导电层140(导电层141及导电层142)用作源电极层，且可以将导电层150(导电层151及导电层152)用作漏电极层。
在晶体管105及晶体管106中，由于导电层140及导电层150不与绝缘层120接触，所以绝缘层120中的氧不容易被导电层140及导电层150夺取，容易将氧从绝缘层120供应给氧化物半导体层130中。
也可以对晶体管103中的区域231及区域232、晶体管104及晶体管106中的区域334及区域335添加用来形成氧缺陷来提高导电率的杂质。作为在氧化物半导体层中形成氧缺陷的杂质，例如可以使用选自磷、砷、锑、硼、铝、硅、氮、氦、氖、氩、氪、氙、铟、氟、氯、钛、锌及碳中的一种以上。作为该杂质的添加方法，可以使用等离子体处理法、离子注入法、离子掺杂法、等离子体浸没离子注入法(plasma-immersionionimplantationmethod)等。
通过将上述元素作为杂质元素添加到氧化物半导体层，氧化物半导体层中的金属元素与氧之间的键合被切断，形成氧缺陷。通过包含在氧化物半导体层中的氧缺陷与残留在氧化物半导体层中或在后面添加的氢之间的相互作用，可以提高氧化物半导体层的导电率。
当对添加杂质元素形成有氧缺陷的氧化物半导体添加氢时，氢进入氧缺陷处而在导带附近形成施主能级。其结果是，可以形成氧化物导电体。这里氧化物导电体是指导电体化的氧化物半导体。另外，氧化物导电体与氧化物半导体同样地具有透光性。
氧化物导电体是简并半导体，可以推测其导带端与费米能级一致或大致一致。因此，氧化物导电体层与用作源电极层及漏电极层的导电层之间的接触是欧姆接触，可以降低氧化物导电体层与用作源电极层及漏电极层的导电层之间的接触电阻。
如图39a至图39f的沟道长度方向的截面图以及图38c和图38d的沟道宽度方向的截面图所示，本发明的一个方式的晶体管也可以包括氧化物半导体层130与衬底115之间的导电层173。通过将导电层173用作第二栅电极层(背栅极)，进一步能够增加通态电流或控制阈值电压。此外，在图39a至图39f所示的截面图中，也可以使导电层173的宽度比氧化物半导体层130短。再者，也可以使导电层173的宽度比导电层170短。
当想要增加通态电流时，例如，对导电层170及导电层173供应相同的电位来实现双栅晶体管即可。另外，当想要控制阈值电压时，对导电层173供应与导电层170不同的恒电位即可。为了对导电层170及导电层173供应相同的电位，例如，如图38d所示，通过接触孔使导电层170与导电层173电连接即可。
图36a至图37f中的晶体管101至晶体管106是氧化物半导体层130为单层的例子，但是氧化物半导体层130也可以为叠层。晶体管101至晶体管106的氧化物半导体层130可以与图40b、图40c、图40d或图40e所示的氧化物半导体层130调换。
图40a是氧化物半导体层130的俯视图，图40b和图40c是两层结构的氧化物半导体层130的截面图。另外，图40d和图40e是三层结构的氧化物半导体层130的截面图。
作为氧化物半导体层130a、氧化物半导体层130b、氧化物半导体层130c可以使用其组成彼此不同的氧化物半导体层等。
本发明的一个方式的晶体管也可以采用图41a和图41b所示的结构。图41a是晶体管107的俯视图，图41a所示的点划线h1-h2方向上的截面相当于图41b。另外，图41a所示的点划线h3-h4方向上的截面相当于图43a。另外，将点划线h1-h2方向称为沟道长度方向，将点划线h3-h4方向称为沟道宽度方向。
晶体管107包括与衬底115接触的绝缘层120、与绝缘层120接触的由氧化物半导体层130a及氧化物半导体层130b形成的叠层、与该叠层电连接的导电层140及导电层150、与该叠层、导电层140及导电层150接触的氧化物半导体层130c、与氧化物半导体层130c接触的绝缘层160、与绝缘层160接触的导电层170、与导电层140、导电层150、氧化物半导体层130c、绝缘层160及导电层170接触的绝缘层175、与绝缘层175接触的绝缘层180。此外，根据需要也可以使绝缘层180具有平坦化膜的功能。
晶体管107除了在区域231及区域232中氧化物半导体层130为两层(氧化物半导体层130a、氧化物半导体层130b)、在区域233中氧化物半导体层130为三层(氧化物半导体层130a、氧化物半导体层130b、氧化物半导体层130c)、以及在导电层140及导电层150与绝缘层160之间夹有氧化物半导体层的一部分(氧化物半导体层130c)之处以外其他结构与晶体管101相同。
本发明的一个方式的晶体管也可以采用图41c和图41d所示的结构。图41c是晶体管108的俯视图，图41c所示的点划线i1-i2方向上的截面相当于图41d。另外，图41c所示的点划线i3-i4方向上的截面相当于图43b。另外，将点划线i1-i2方向称为沟道长度方向，将点划线i3-i4方向称为沟道宽度方向。
晶体管108与晶体管107不同之处是如下：绝缘层160及氧化物半导体层130c的端部与导电层170的端部不一致。
本发明的一个方式的晶体管也可以采用图41e和图41f所示的结构。图41e是晶体管109的俯视图，图41e所示的点划线j1-j2方向上的截面相当于图41f。另外，图41e所示的点划线j3-j4方向上的截面相当于图43a。另外，将点划线j1-j2方向称为沟道长度方向，将点划线j3-j4方向称为沟道宽度方向。
晶体管109包括与衬底115接触的绝缘层120、与绝缘层120接触的由氧化物半导体层130a及氧化物半导体层130b形成的叠层、与该叠层接触的氧化物半导体层130c、与氧化物半导体层130c接触的绝缘层160、与绝缘层160接触的导电层170、覆盖该叠层、氧化物半导体层130c、绝缘层160及导电层170的绝缘层175、与绝缘层175接触的绝缘层180、通过设置在绝缘层175及绝缘层180中的开口部与该叠层电连接的导电层140及导电层150。此外，根据需要也可以包括与绝缘层180、导电层140及导电层150接触的绝缘层(平坦化膜)等。
晶体管109除了在区域231及区域232中氧化物半导体层130为两层(氧化物半导体层130a、氧化物半导体层130b)、在区域233中氧化物半导体层130为三层(氧化物半导体层130a、氧化物半导体层130b、氧化物半导体层130c)之处以外其他结构与晶体管103相同。
本发明的一个方式的晶体管也可以采用图42a和图42b所示的结构。图42a是晶体管110的俯视图，图42a所示的点划线k1-k2方向上的截面相当于图42b。另外，图42a所示的点划线k3-k4方向上的截面相当于图43a。另外，将点划线k1-k2方向称为沟道长度方向，将点划线k3-k4方向称为沟道宽度方向。
晶体管110除了在区域331及区域332中氧化物半导体层130为两层(氧化物半导体层130a、氧化物半导体层130b)、在区域333中氧化物半导体层130为三层(氧化物半导体层130a、氧化物半导体层130b、氧化物半导体层130c)之处以外其他结构与晶体管104相同。
本发明的一个方式的晶体管也可以采用图42c和图42d所示的结构。图42c是晶体管111的俯视图，图42c所示的点划线l1-l2方向上的截面相当于图42d。另外，图42c所示的点划线l3-l4方向上的截面相当于图43a。另外，将点划线l1-l2方向称为沟道长度方向，将点划线l3-l4方向称为沟道宽度方向。
晶体管111包括与衬底115接触的绝缘层120、与绝缘层120接触的由氧化物半导体层130a及氧化物半导体层130b形成的叠层、与该叠层电连接的导电层141及导电层151、与该叠层、导电层141及导电层151接触的氧化物半导体层130c、与氧化物半导体层130c接触的绝缘层160、与绝缘层160接触的导电层170、与该叠层、导电层141、导电层151、氧化物半导体层130c、绝缘层160及导电层170接触的绝缘层175、与绝缘层175接触的绝缘层180、通过设置在绝缘层175及绝缘层180中的开口部分别与导电层141及导电层151电连接的导电层142及导电层152。此外，根据需要也可以具有与绝缘层180、导电层142及导电层152接触的绝缘层(平坦化膜)等。
晶体管111除了在区域231及区域232中氧化物半导体层130为两层(氧化物半导体层130a、氧化物半导体层130b)、在区域233中氧化物半导体层130为三层(氧化物半导体层130a、氧化物半导体层130b、氧化物半导体层130c)、以及在导电层141及导电层151与绝缘层160之间夹有氧化物半导体层的一部分(氧化物半导体层130c)之处以外其他结构与晶体管105相同。
本发明的一个方式的晶体管也可以采用图42e和图42f所示的结构。图42e是晶体管112的俯视图，图42e所示的点划线m1-m2方向上的截面相当于图42f。另外，图42e所示的点划线m3-m4方向上的截面相当于图43a。另外，将点划线m1-m2方向称为沟道长度方向，将点划线m3-m4方向称为沟道宽度方向。
晶体管112除了在区域331、区域332、区域334及区域335中氧化物半导体层130为两层(氧化物半导体层130a、氧化物半导体层130b)、在区域333中氧化物半导体层130为三层(氧化物半导体层130a、氧化物半导体层130b、氧化物半导体层130c)之处以外其他结构与晶体管106相同。
如图44a至图44f的沟道长度方向的截面图以及图43c和图43d的沟道宽度方向的截面图所示，本发明的一个方式的晶体管也可以包括氧化物半导体层130与衬底115之间的导电层173。当将该导电层用作第二栅电极层(背栅极)时，能够增加通态电流或控制阈值电压。此外，在图44a至图44f所示的截面图中，也可以使导电层173的宽度比氧化物半导体层130短。再者，也可以使导电层173的宽度比导电层170短。
另外，本发明的一个方式的晶体管可以采用图45a及图45b所示的结构。图45a是俯视图，图45b是对应于图45a所示的点划线n1-n2及点划线n3-n4的截面图。另外，在图45a的俯视图中，为了明确起见，省略构成要素的一部分。
图45a及图45b所示的晶体管113包括：衬底115；衬底115上的绝缘层120；绝缘层120上的氧化物半导体层130(氧化物半导体层130a、氧化物半导体层130b及氧化物半导体层130c)；与氧化物半导体层130接触且彼此相隔的导电层140及导电层150；与氧化物半导体层130c接触的绝缘层160；以及与绝缘层160接触的导电层170。另外，氧化物半导体层130c、绝缘层160及导电层170设置在开口部中，该开口部形成在晶体管113上的绝缘层190中且到达氧化物半导体层130a、氧化物半导体层130b及绝缘层120。
与上述晶体管的结构相比，在晶体管113的结构中，成为源极或漏极的导电体与成为栅电极的导电体重叠的区域少，由此可以使寄生电容小。由此，晶体管113适合于需要高速工作的电路的构成要素。如图45b所示，晶体管113的顶面优选利用cmp法等进行平坦化，但是也可以不进行平坦化。
如图46a和图46b所示的俯视图(仅示出氧化物半导体层130、导电层140及导电层150)那样，可以使本发明的一个方式的晶体管中的导电层140(源电极层)及导电层150(漏电极层)的宽度(wsd)比氧化物半导体层130的宽度(wos)长或短。当满足wos≥wsd(wsd为wos以下)的关系时，栅极电场容易施加到氧化物半导体层整体，可以提高晶体管的电特性。此外，如图46c所示，导电层140及导电层150也可以仅形成于与氧化物半导体层130重叠的区域。
在本发明的一个方式的晶体管(晶体管101至晶体管113)中的任何结构中，作为栅电极层的导电层170隔着作为栅极绝缘膜的绝缘层160在沟道宽度方向上电性上包围氧化物半导体层130，由此可以提高通态电流。将这种晶体管结构称为surroundedchannel(s-channel)结构。
在具有氧化物半导体层130a及氧化物半导体层130b的晶体管以及具有氧化物半导体层130a、氧化物半导体层130b及氧化物半导体层130c的晶体管中，通过适当地选择构成氧化物半导体层130的两层或三层的材料，可以将电流流过在氧化物半导体层130b中。由于电流流过氧化物半导体层130b，因此不容易受到界面散射的影响，所以可以获得很大的通态电流。由此，有时通过增加氧化物半导体层130b的厚度增加通态电流。
通过采用上述结构，可以提高晶体管的电特性。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
实施方式3
在本实施方式中对实施方式2所示的晶体管的构成要素进行详细的说明。
作为衬底115，可以使用玻璃衬底、石英衬底、半导体衬底、陶瓷衬底、对表面进行了绝缘处理的金属衬底等。或者，作为衬底115，可以使用形成有晶体管或光电二极管的硅衬底，该硅衬底上形成有绝缘层、布线、用作接触插头的导电体等。另外，当对硅衬底形成p沟道型晶体管时，优选使用具有n-型导电型的硅衬底。另外，也可以使用包括n-型或i型硅层的soi衬底。另外，当对硅衬底设置的晶体管为p沟道型晶体管时，优选使用如下硅衬底：形成晶体管的表面的晶体取向为(110)面。通过在(110)面形成p沟道型晶体管，可以提高迁移率。
绝缘层120除了防止杂质从包含在衬底115中的构成要素扩散的功能以外，还可以具有对氧化物半导体层130供应氧的功能。因此，绝缘层120优选为含氧的绝缘膜，更优选为包含比化学计量组成多的氧的绝缘膜。在绝缘层120中，利用tds(thermaldesorptionspectroscopy：热脱附谱)法而测量的换算为氧原子的氧释放量优选为1.0×1019atoms/cm3以上。注意，上述tds分析时的膜的表面温度为100℃以上且700℃以下或为100℃以上且500℃以下。此外，当衬底115是形成有其他器件的衬底时，绝缘层120还用作层间绝缘膜。在此情况下，优选利用cmp法等进行平坦化处理，以使其表面平坦。
例如，作为绝缘层120可以使用氧化铝、氧化镁、氧化硅、氧氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪和氧化钽等氧化物绝缘膜、氮化硅、氮氧化硅、氮化铝和氮氧化铝等氮化物绝缘膜或者这些的混合材料。此外，也可以使用上述材料的叠层。
氧化物半导体层130可以采用从绝缘层120一侧依次层叠氧化物半导体层130a、氧化物半导体层130b及氧化物半导体层130c的三层结构。
此外，当氧化物半导体层130为单层时，使用相当于本实施方式所示的氧化物半导体层130b的层即可。
此外，当氧化物半导体层130为两层时，使用从绝缘层120一侧依次层叠相当于氧化物半导体层130a的层及相当于氧化物半导体层130b的层的叠层即可。当采用该结构时，也可以调换氧化物半导体层130a与氧化物半导体层130b。
例如，氧化物半导体层130b使用其电子亲和势(真空能级与导带底之间的能量差)大于氧化物半导体层130a及氧化物半导体层130c的氧化物半导体。
在上述结构中，当对导电层170施加电场时，沟道形成在氧化物半导体层130中的导带底的能量最低的氧化物半导体层130b中。由此，可以说：氧化物半导体层130b具有被用作半导体的区域，而氧化物半导体层130a及氧化物半导体层130c具有被用作绝缘体或半绝缘体的功能。
另外，能够用于氧化物半导体层130a、氧化物半导体层130b及氧化物半导体层130c的氧化物半导体优选至少包含in或zn。或者，优选包含in和zn的两者。另外，为了减少使用该氧化物半导体的晶体管的电特性偏差，除了上述元素以外，优选还包含稳定剂(stabilizer)。
作为稳定剂，可以举出ga、sn、hf、al或zr等。另外，作为其他稳定剂，可以举出镧系元素的la、ce、pr、nd、sm、eu、gd、tb、dy、ho、er、tm、yb、lu等。
氧化物半导体层130a、氧化物半导体层130b及氧化物半导体层130c优选包含结晶部。尤其是，通过使用c轴取向结晶，能够对晶体管赋予稳定的电特性。另外，c轴取向的结晶抗弯曲，由此可以提高使用柔性衬底的半导体装置的可靠性。
作为用作源电极层的导电层140及用作漏电极层的导电层150，例如可以使用选自al、cr、cu、ta、ti、mo、w、ni、mn、nd、sc及该金属材料的合金中的材料的单层或叠层。典型的是，特别优选使用容易与氧键合的ti或在后面能以较高的温度进行处理的熔点高的w。此外，也可以使用低电阻的cu或cu-mn等合金与上述材料的叠层。在晶体管105、晶体管106、晶体管111、晶体管112中，例如可以作为导电层141及导电层151使用w，作为导电层142及导电层152使用ti及al的叠层膜等。
上述材料具有从氧化物半导体膜抽出氧的性质。由此，在与上述材料接触的氧化物半导体层的一部分的区域中，氧化物半导体膜中的氧被脱离，而在氧化物半导体层中形成氧缺陷。包含于膜中的微量的氢与该氧缺陷键合而使该区域明显地n型化。因此，可以将该n型化的区域用作晶体管的源极或漏极。
此外，当导电层140及导电层150使用w形成时，也可以对导电层140及导电层150掺杂氮。通过掺杂氮可以适度地降低抽出氧的性质，由此可以防止n型化的区域扩展到沟道区域。另外，通过作为上述导电层140及导电层150使用w与n型半导体层的叠层，使n型半导体层与氧化物半导体层接触，可以防止n型化的区域扩展到沟道区域。作为n型半导体层可以使用添加有氮的in-ga-zn氧化物、氧化锌、氧化铟、氧化锡、氧化铟锡等。
作为用作栅极绝缘膜的绝缘层160，可以使用包含氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪和氧化钽中的一种以上的绝缘膜。此外，绝缘层160也可以是上述材料的叠层。另外，绝缘层160也可以包含la、n、zr等作为杂质。
另外，说明绝缘层160的叠层结构的一个例子。绝缘层160例如包含氧、氮、硅、铪等。具体地，优选包含氧化铪及氧化硅或者氧化铪及氧氮化硅。
氧化铪及氧化铝的相对介电常数比氧化硅或氧氮化硅高。因此，与使用氧化硅的情况相比可以使绝缘层160的厚度更大，由此可以减少隧道电流引起的泄漏电流。也就是说，可以实现关态电流小的晶体管。再者，与包括非晶结构的氧化铪相比，包括结晶结构的氧化铪具有高相对介电常数。因此，为了形成关态电流小的晶体管，优选使用具有结晶结构的氧化铪。作为结晶结构的例子，可以举出单斜晶结构或立方体晶结构等。但是，本发明的一个方式不局限于此。
此外，作为与氧化物半导体层130接触的绝缘层120及绝缘层160优选使用氮氧化物的释放量少的膜。当氮氧化物的释放量多的绝缘层与氧化物半导体接触时，有时因氮氧化物导致能级密度变高。作为绝缘层120及绝缘层160，例如可以使用氮氧化物的释放量少的氧氮化硅膜或氧氮化铝膜等的氧化物绝缘层。
氮氧化物的释放量少的氧氮化硅膜是在tds分析法中氨释放量比氮氧化物的释放量多的膜，典型的是氨释放量为1×1018个/cm-3以上且5×1019个/cm-3以下。此外，上述氨释放量是通过膜表面温度为50℃以上且650℃以下，优选为50℃以上且550℃以下的加热处理而得到的释放量。
通过作为绝缘层120及绝缘层160使用上述氧化物绝缘层，可以降低晶体管的阈值电压的漂移，由此可以降低晶体管的电特性变动。
作为用作栅电极层的导电层170例如可以使用al、ti、cr、co、ni、cu、y、zr、mo、ru、ag、mn、nd、sc、ta及w等的导电膜。另外，也可以使用上述材料的合金或上述材料的导电氮化物。此外，也可以使用选自上述材料、上述材料的合金及上述材料的导电氮化物中的多种材料的叠层。典型的是，可以使用钨、钨与氮化钛的叠层、钨与氮化钽的叠层等。另外，也可以使用低电阻的cu或cu-mn等合金或者上述材料与cu或cu-mn等合金的叠层。在本实施方式中，作为导电层171使用氮化钽，作为导电层172使用钨，以便形成导电层170。
作为绝缘层175可以使用含氢的氮化硅膜或氮化铝膜等。在实施方式2所示的晶体管103、晶体管104、晶体管106、晶体管109、晶体管110及晶体管112中，通过作为绝缘层175使用含氢的绝缘膜可以使氧化物半导体层的一部分n型化。另外，氮化绝缘膜还用作阻挡水分等的膜，可以提高晶体管的可靠性。
此外，作为绝缘层175也可以使用氧化铝膜。尤其是，优选在实施方式2所示的晶体管101、晶体管102、晶体管105、晶体管107、晶体管108及晶体管111中作为绝缘层175使用氧化铝膜。氧化铝膜的不使氢、水分等杂质以及氧透过的阻挡效果高。因此，将氧化铝膜适合用作具有如下效果的保护膜：在晶体管的制造工序中及制造晶体管之后，防止氢、水分等杂质向氧化物半导体层130混入；防止从氧化物半导体层释放氧；防止氧的从绝缘层120的不需要的释放。此外，也可以将包含于氧化铝膜的氧扩散到氧化物半导体层中。
另外，在绝缘层175上优选形成有绝缘层180。作为该绝缘层可以使用包含氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪及氧化钽中的一种以上的绝缘膜。此外，该绝缘层也可以是上述材料的叠层。
在此，绝缘层180优选与绝缘层120同样地包含比化学计量组成多的氧。能够将从绝缘层180释放的氧穿过绝缘层160扩散到氧化物半导体层130的沟道形成区域，因此能够对形成在沟道形成区域中的氧缺陷填补氧。由此，能够获得稳定的晶体管电特性。
为了实现半导体装置的高集成化，必须进行晶体管的微型化。另一方面，已知伴随着晶体管的微型化，晶体管的电特性劣化，尤其是沟道宽度的缩短导致通态电流的降低。
在本发明的一个方式的晶体管107至晶体管112中，以覆盖其中形成沟道的氧化物半导体层130b的方式形成有氧化物半导体层130c，沟道形成层与栅极绝缘膜没有接触。因此，能够抑制在沟道形成层与栅极绝缘膜的界面产生的载流子散射，而可以增高晶体管的通态电流。
此外，在本发明的一个方式的晶体管中，如上所述，以在沟道宽度方向上电性上包围氧化物半导体层130的方式形成有栅电极层(导电层170)，因此氧化物半导体层130除了垂直于顶面的方向上被施加栅极电场之外，垂直于侧面的方向上也被施加栅极电场。换言之，对沟道形成层整体施加栅极电场而实效沟道宽度扩大，由此可以进一步提高通态电流。
虽然本实施方式所说明的金属膜、半导体膜及无机绝缘膜等各种膜可以典型地利用溅射法或等离子体cvd法形成，但是也可以利用热cvd法等其他方法形成。作为热cvd法的例子，可以举出mocvd(metalorganicchemicalvapordeposition：有机金属化学气相沉积)法或ald(atomiclayerdeposition：原子层沉积)法等。
由于热cvd法是不使用等离子体的成膜方法，因此具有不产生等离子体损伤所引起的缺陷的优点。
此外，可以以如下方法进行利用热cvd法的成膜：将源气体及氧化剂同时供应到腔室内，将腔室内的压力设定为大气压或减压，使其在衬底附近或在衬底上起反应。
可以以如下方法进行利用ald法的成膜：将腔室内的压力设定为大气压或减压，将用于反应的源气体引入腔室并起反应，并且按该顺序反复地引入气体。另外，也可以将源气体与惰性气体(氩或氮等)用作载流子气体一并地进行引入。例如，也可以将两种以上的源气体依次供应到腔室内。此时，在第一源气体起反应之后引入惰性气体，然后引入第二源气体，以防止多种源气体混合。或者，也可以不引入惰性气体而通过真空抽气将第一源气体排出，然后引入第二源气体。第一源气体附着到衬底表面且起反应来形成第一层，之后引入的第二源气体附着且起反应，由此第二层层叠在第一层上而形成薄膜。通过按该顺序反复多次地引入气体直到获得所希望的厚度为止，可以形成台阶覆盖性良好的薄膜。由于薄膜的厚度可以根据反复引入气体的次数来进行调节，因此，ald法可以准确地调节厚度而适用于制造微型fet。
利用mocvd法或ald法等热cvd法可以形成以上所示的实施方式所公开的金属膜、半导体膜、无机绝缘膜等各种膜，例如，当形成in-ga-zn-o膜时，可以使用三甲基铟(in(ch3)3)、三甲基镓(ga(ch3)3)及二甲基锌(zn(ch3)2)。不局限于上述组合，也可以使用三乙基镓(ga(c2h5)3)代替三甲基镓，并使用二乙基锌(zn(c2h5)2)代替二甲基锌。
例如，在使用利用ald法的成膜装置形成氧化铪膜时，使用如下两种气体：通过使包含溶剂和铪前体的液体(铪醇盐、四二甲基酰胺铪(tdmah，hf[n(ch3)2]4)或四(乙基甲基酰胺)铪等铪酰胺)气化而得到的源气体；以及用作氧化剂的臭氧(o3)。
例如，在使用利用ald法的成膜装置形成氧化铝膜时，使用如下两种气体：通过使包含溶剂和铝前体的液体(三甲基铝(tma，al(ch3)3)等)气化而得到的源气体；以及用作氧化剂的h2o。作为其他材料有三(二甲基酰胺)铝、三异丁基铝、铝三(2,2,6,6-四甲基-3,5-庚二酮酸)等。
例如，在使用利用ald法的成膜装置形成氧化硅膜时，使六氯乙硅烷附着在被成膜面上，供应氧化气体(o2、一氧化二氮)的自由基使其与附着物起反应。
例如，在使用利用ald法的成膜装置形成钨膜时，依次引入wf6气体和b2h6气体形成初始钨膜，然后依次引入wf6气体和h2气体形成钨膜。注意，也可以使用sih4气体代替b2h6气体。
例如，在使用利用ald法的成膜装置形成氧化物半导体膜如in-ga-zn-o膜时，依次引入in(ch3)3气体和o3气体形成in-o层，然后依次引入ga(ch3)3气体和o3气体形成gao层，之后依次引入zn(ch3)2气体和o3气体形成zno层。注意，这些层的顺序不局限于上述例子。另外，也可以使用这些气体来形成混合化合物层如in-ga-o层、in-zn-o层、ga-zn-o层等。注意，虽然也可以使用利用ar等惰性气体进行鼓泡而得到的h2o气体代替o3气体，但是优选使用不包含h的o3气体。
当形成氧化物半导体层时，也可以使用对向靶材式溅射装置。另外，也可以将使用该对向靶材式溅射装置的成膜方法称为vdsp(vapordepositionsp)。
通过使用对向靶材式溅射装置形成氧化物半导体层，可以减少在形成氧化物半导体层时产生的等离子体损伤。因此，可以减少膜中的氧缺陷。此外，通过使用对向靶材式溅射装置可以在低压下进行成膜，从而可以减少所形成的氧化物半导体层中的杂质浓度(例如，氢、稀有气体(氩等)、水等)。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
实施方式4
在本实施方式中，对能够用于本发明的一个方式的氧化物半导体层的材料进行说明。
氧化物半导体优选至少包含铟或锌。特别优选包含铟及锌。另外，优选的是，除此之外，还包含铝、镓、钇或锡等。另外，也可以包含硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨或镁等中的一种或多种。
在此，考虑氧化物半导体包含铟、元素m及锌的情况。注意，元素m为铝、镓、钇或锡等。除了上述以外，元素m也可以为硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁等。注意，作为元素m有时也可以组合多个上述元素。
首先，参照图47a、图47b及图47c对根据本发明的氧化物半导体所包含的铟、元素m及锌的原子数比的优选的范围进行说明。注意，不示出氧的原子数比。另外，将氧化物半导体所包含的铟、元素m及锌的原子数比的各项分别称为[in]、[m]、[zn]。
在图47a、图47b及图47c中，虚线表示[in]:[m]:[zn]＝(1+α):(1-α):1的原子数比(-1≤α≤1)的线、[in]:[m]:[zn]＝(1+α):(1-α):2的原子数比的线、[in]:[m]:[zn]＝(1+α):(1-α):3的原子数比的线、[in]:[m]:[zn]＝(1+α):(1-α):4的原子数比的线及[in]:[m]:[zn]＝(1+α):(1-α):5的原子数比的线。
点划线表示[in]:[m]:[zn]＝1:1:β的原子数比的(β≥0)的线、[in]:[m]:[zn]＝1:2:β的原子数比的线、[in]:[m]:[zn]＝1:3:β的原子数比的线、[in]:[m]:[zn]＝1:4:β的原子数比的线、[in]:[m]:[zn]＝2:1:β的原子数比的线及[in]:[m]:[zn]＝5:1:β的原子数比的线。
图47a和图47b示出本发明的一个方式的氧化物半导体所包含的铟、元素m及锌的优选的原子数比范围的例子。
作为一个例子，图48示出[in]:[m]:[zn]＝1:1:1的inmzno4的结晶结构。图48是在从平行于b轴的方向上观察时的inmzno4的结晶结构。图48所示的包含m、zn、氧的层(以下，(m，zn)层)中的金属元素表示元素m或锌。此时，元素m和锌的比例相同。元素m和锌可以相互置换，其排列不规则。
inmzno4具有层状的结晶结构(也称为层状结构)，如图48所示，相对于每两个包含元素m、锌及氧的(m，zn)层有一个包含铟及氧的层(以下，in层)。
另外，铟和元素m可以相互置换。因此，当以铟取代(m，zn)层中的元素m时，也可以将该层表示为(in，m，zn)层。在此情况下，具有相对于每两个(in，m，zn)层有一个in层的层状结构。
[in]:[m]:[zn]＝1:1:2的原子数比的氧化物半导体具有相对于每三个(m，zn)层有一个in层的层状结构。就是说，当[zn]高于[in]及[m]时，在氧化物半导体晶化的情况下，相对于in层的(m，zn)层的比例增加。
注意，当在氧化物半导体中相对于一个in层的(m，zn)层的层数为非整数时，氧化物半导体可能具有多个相对于一个in层(m，zn)层的层数为整数的层状结构。例如，在[in]:[m]:[zn]＝1:1:1.5的情况下，氧化物半导体可能具有相对于每两个(m，zn)层有一个in层的层状结构及相对于每三个(m，zn)层有一个in层的层状结构混合在一起的层状结构。
例如，当使用溅射装置形成氧化物半导体时，所形成的膜的原子数比与靶材的原子数比偏离。尤其是，根据成膜时的衬底温度，有时膜的[zn]小于靶材的[zn]。
有时在氧化物半导体中，多个相共存(例如，二相共存、三相共存等)。例如，当原子数比接近[in]:[m]:[zn]＝0:2:1时，尖晶石型结晶结构和层状结晶结构的二相容易共存。当原子数比接近[in]:[m]:[zn]＝1:0:0时，方铁锰矿型结晶结构和层状结晶结构的二相容易共存。当在氧化物半导体中多个相共存时，可能在不同的结晶结构之间形成晶界(也称为grainboundary)。
通过增高铟含量，可以提高氧化物半导体的载流子迁移率(电子迁移率)。这是因为：在包含铟、元素m及锌的氧化物半导体中，重金属的s轨道主要有助于载流子传导，通过增高铟含量，s轨道重叠的区域变大，由此铟含量高的氧化物半导体的载流子迁移率比铟含量低的氧化物半导体高。
另一方面，氧化物半导体的铟含量及锌含量变低时，载流子迁移率变低。因此，当原子数比为[in]:[m]:[zn]＝0:1:0或接近[in]:[m]:[zn]＝0:1:0时(例如，图47c中的区域c)，绝缘性变高。
因此，本发明的一个方式的氧化物半导体优选具有图47a的以区域a表示的原子数比，此时该氧化物半导体易具有载流子迁移率高且晶界少的层状结构。
图47b中的区域b示出[in]:[m]:[zn]＝4:2:3或4:2:4.1的原子数比及其附近值。附近值例如包含[in]:[m]:[zn]＝5:3:4的原子数比。具有以区域b表示的原子数比的氧化物半导体尤其具有高结晶性及优异的载流子迁移率。
注意，氧化物半导体形成层状结构的条件不是仅由原子数比决定的。根据原子数比，形成层状结构的难易度不同。即使在原子数比相同的情况下，根据形成条件，有时具有层状结构，有时不具有层状结构。因此，图示的区域是表示氧化物半导体具有层状结构时的原子数比的区域，区域a至区域c的边界不严格。
在此，说明将上述氧化物半导体用于晶体管的情况。
通过将上述氧化物半导体用于晶体管，可以减少晶界中的载流子散射等，因此可以实现场效应迁移率高的晶体管。另外，可以实现可靠性高的晶体管。
另外,优选将载流子密度低的氧化物半导体用于晶体管。例如,氧化物半导体的载流子密度可以低于8×1011/cm3,优选低于1×1011/cm3,更优选低于1×1010/cm3且为1×10-9/cm3以上。
因为高纯度本征或实质上高纯度本征的氧化物半导体的载流子发生源较少，所以有可能降低载流子密度。另外，因为高纯度本征或实质上高纯度本征的氧化物半导体具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。
此外，被氧化物半导体的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成有沟道区域的晶体管的电特性不稳定。
因此，为了使晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
在此，说明氧化物半导体中的各杂质的影响。
在氧化物半导体包含第14族元素之一的硅或碳时，氧化物半导体中形成缺陷能级。因此，以具有如下区域的方式形成氧化物半导体：氧化物半导体中或氧化物半导体的界面附近的硅或碳的浓度(通过二次离子质谱分析法(sims：secondaryionmassspectrometry)测得的浓度)被控制为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
另外，当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此，优选降低氧化物半导体中的碱金属或碱土金属的浓度。具体而言，以具有如下区域的方式形成氧化物半导体：利用sims分析测得的碱金属或碱土金属的浓度被控制为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
当氧化物半导体包含氮时，产生作为载流子的电子，并载流子密度增加，而氧化物半导体容易被n型化。其结果，将含有氮的氧化物半导体用于半导体的晶体管容易具有常开启型特性。因此，优选尽可能地减少氧化物半导体中的氮，例如，以具有如下区域的方式形成氧化物半导体：利用sims分析测得的氮浓度被控制为小于5×1019atoms/cm3，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧缺陷。当氢进入该氧缺陷时，有时产生作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体中的氢。具体而言，以具有如下区域的方式形成氧化物半导体：利用sims分析测得的氢浓度控制为低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。此外，将上述被高纯度化了的氧化物半导体用于沟道形成区域的晶体管的关态电流极小。例如，当源极与漏极之间的电压为0.1v、5v或10v左右时，可以使晶体管的每沟道宽度的关态电流降低到几ya/μm至几za/μm。
接着，对该氧化物半导体采用两层结构或三层结构的情况进行说明。参照图49a和图49b，对与氧化物半导体s1、氧化物半导体s2及氧化物半导体s3的叠层结构接触的绝缘体的带图及与氧化物半导体s2及氧化物半导体s3的叠层结构接触的绝缘体的带图进行说明。注意，氧化物半导体s1相当于氧化物半导体层130a，氧化物半导体s2相当于氧化物半导体层130b，并且氧化物半导体s3相当于氧化物半导体层130c。
图49a是包括绝缘体i1、氧化物半导体s1、氧化物半导体s2、氧化物半导体s3及绝缘体i2的叠层结构的厚度方向上的能带图的一个例子。另外，图49b是包括绝缘体i1、氧化物半导体s2、氧化物半导体s3及绝缘体i2的叠层结构的厚度方向上的能带图的一个例子。注意，为了便于理解，能带图示出绝缘体i1、氧化物半导体s1、氧化物半导体s2、氧化物半导体s3及绝缘体i2的导带底的能级(ec)。
优选的是，氧化物半导体s1、氧化物半导体s3的导带底的能级比氧化物半导体s2更靠近真空能级，典型的是，氧化物半导体s2的导带底的能级与氧化物半导体s1、氧化物半导体s3的导带底的能级的差为0.15ev以上、0.5ev以上且2ev以下或者1ev以下。就是说，与氧化物半导体s1、氧化物半导体s3相比，氧化物半导体s2的电子亲和势大，氧化物半导体s1、氧化物半导体s3的电子亲和势与氧化物半导体s2的电子亲和势的差为0.15ev以上、0.5ev以上且2ev以下或者1ev以下。
如图49a和图49b所示，在氧化物半导体s1、氧化物半导体s2、氧化物半导体s3中，导带底的能级平缓地变化。换言之，也可以将上述情况表达为导带底的能级连续地变化或者连续地接合。为了实现这种能带图，优选降低形成在氧化物半导体s1与氧化物半导体s2的界面或者氧化物半导体s2与氧化物半导体s3的界面的混合层的缺陷态密度。
具体而言，通过使氧化物半导体s1和氧化物半导体s2、氧化物半导体s2和氧化物半导体s3包含氧之外的共同元素(主要成分)，可以形成缺陷态密度低的混合层。例如，在氧化物半导体s2为in-ga-zn氧化物的情况下，作为氧化物半导体s1、氧化物半导体s3优选使用in-ga-zn氧化物、ga-zn氧化物、氧化镓等。
此时，氧化物半导体s2成为载流子的主要路径。因为可以降低氧化物半导体s1与氧化物半导体s2的界面以及氧化物半导体s2与氧化物半导体s3的界面的缺陷态密度，所以界面散射对载流子传导的影响小，从而可以得到大通态电流。
在电子被陷阱能级俘获时，被俘获的电子像固定电荷那样动作，导致晶体管的阈值电压向正方向漂移。通过设置氧化物半导体s1、氧化物半导体s3，可以使陷阱能级远离氧化物半导体s2。通过采用该结构，可以防止晶体管的阈值电压向正方向漂移。
作为氧化物半导体s1、氧化物半导体s3，使用其导电率比氧化物半导体s2充分低的材料。此时，氧化物半导体s2、氧化物半导体s2与氧化物半导体s1的界面以及氧化物半导体s2与氧化物半导体s3的界面主要被用作沟道区域。例如，可以使用具有在图47c中以绝缘性高的区域c表示的原子数比的氧化物半导体。
尤其是，当作为氧化物半导体s2使用具有以区域a表示的原子数比的氧化物时，作为氧化物半导体s1及氧化物半导体s3优选使用[m]/[in]的原子数比为1以上，优选为2以上的氧化物半导体。另外，作为氧化物半导体s3，优选使用能够得到充分高的绝缘性的[m]/([zn]+[in])的原子数比为1以上的氧化物半导体。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式5
以下，对可用于本发明的一个方式的氧化物半导体的结构进行说明。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。此外，“垂直”是指两条直线的角度为80°以上且100°以下的状态。因此，也包括该角度为85°以上且95°以下的状态。
注意，在本说明书中，六方晶系包括三方晶系和菱方晶系。
<氧化物半导体的结构>
下面，对氧化物半导体的结构进行说明。
氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体有caac-os(c-axis-alignedcrystallineoxidesemiconductor)、多晶氧化物半导体、nc-os(nanocrystallineoxidesemiconductor)、a-likeos(amorphous-likeoxidesemiconductor)及非晶氧化物半导体等。
从其他观点看来，氧化物半导体被分为非晶氧化物半导体和结晶氧化物半导体。作为结晶氧化物半导体，有单晶氧化物半导体、caac-os、多晶氧化物半导体以及nc-os等。
一般而言，非晶结构具有如下特征：具有各向同性而不具有不均匀结构；处于亚稳态且原子的配置没有被固定化；键角不固定；具有短程有序性而不具有长程有序性；等。
从相反的观点来看，不能将稳定的氧化物半导体称为完全非晶(completelyamorphous)氧化物半导体。另外，不能将不具有各向同性(例如，在微小区域中具有周期结构)的氧化物半导体称为完全非晶氧化物半导体。另一方面，a-likeos不具有各向同性但却是具有空洞(void)的不稳定结构。在不稳定这一点上，a-likeos在物性上接近于非晶氧化物半导体。
〈caac-os〉
首先，说明caac-os。
caac-os是包含多个c轴取向的结晶部(也称为颗粒)的氧化物半导体之一。
说明使用x射线衍射(xrd：x-raydiffraction)装置对caac-os进行分析时的情况。例如，当利用out-of-plane法分析包含分类为空间群r-3m的ingazno4结晶的caac-os的结构时，如图50a所示，在衍射角(2θ)为31°附近出现峰值。由于该峰值来源于ingazno4结晶的(009)面，由此可确认到在caac-os中结晶具有c轴取向性，并且c轴朝向大致垂直于形成caac-os的膜的面(也称为被形成面)或顶面的方向。注意，除了2θ为31°附近的峰值以外，有时在2θ为36°附近时也出现峰值。2θ为36°附近的峰值起因于分类为空间群fd-3m的结晶结构。因此，优选的是，在caac-os中不出现该峰值。
另一方面，当利用从平行于被形成面的方向使x射线入射到样品的in-plane法分析caac-os的结构时，在2θ为56°附近出现峰值。该峰值来源于ingazno4结晶的(110)面。并且，即使将2θ固定为56°附近并在以样品面的法线向量为轴(φ轴)旋转样品的条件下进行分析(φ扫描)，也如图50b所示的那样观察不到明确的峰值。另一方面，当对单晶ingazno4将2θ固定为56°附近来进行φ扫描时，如图50c所示，观察到来源于相等于(110)面的结晶面的六个峰值。因此，由使用xrd的结构分析可以确认到caac-os中的a轴和b轴的取向没有规律性。
接着，说明利用电子衍射分析的caac-os。例如，当对包含ingazno4结晶的caac-os在平行于caac-os的被形成面的方向上入射束径为300nm的电子束时，有可能出现图50d所示的衍射图案(也称为选区电子衍射图案)。在该衍射图案中包含起因于ingazno4结晶的(009)面的斑点。因此，电子衍射也示出caac-os所包含的颗粒具有c轴取向性，并且c轴朝向大致垂直于被形成面或顶面的方向。另一方面，图50e示出对相同的样品在垂直于样品面的方向上入射束径为300nm的电子束时的衍射图案。从图50e观察到环状的衍射图案。因此，使用束径为300nm的电子束的电子衍射也示出caac-os所包含的颗粒的a轴和b轴不具有取向性。可以认为图50e中的第一环起因于ingazno4结晶的(010)面和(100)面等。另外，可以认为图50e中的第二环起因于(110)面等。
另外，在利用透射电子显微镜(tem：transmissionelectronmicroscope)观察所获取的caac-os的明视场图像与衍射图案的复合分析图像(也称为高分辨率tem图像)中，可以观察到多个颗粒。然而，即使在高分辨率tem图像中，有时也观察不到颗粒与颗粒之间的明确的边界，即晶界(grainboundary)。因此，可以说在caac-os中，不容易发生起因于晶界的电子迁移率的降低。
图51a示出从大致平行于样品面的方向观察所获取的caac-os的截面的高分辨率tem图像。利用球面像差校正(sphericalaberrationcorrector)功能得到高分辨率tem图像。尤其将利用球面像差校正功能获取的高分辨率tem图像称为cs校正高分辨率tem图像。例如可以使用日本电子株式会社制造的原子分辨率分析型电子显微镜jem-arm200f等观察cs校正高分辨率tem图像。
从图51a可确认到其中金属原子排列为层状的颗粒。并且可知一个颗粒的尺寸为1nm以上或者3nm以上。因此，也可以将颗粒称为纳米晶(nc：nanocrystal)。另外，也可以将caac-os称为具有canc(c-axisalignednanocrystals：c轴取向纳米晶)的氧化物半导体。颗粒反映caac-os的被形成面或顶面的凸凹并平行于caac-os的被形成面或顶面。
另外，图51b及图51c示出从大致垂直于样品面的方向观察所获取的caac-os的平面的cs校正高分辨率tem图像。图51d及图51e是通过对图51b及图51c进行图像处理得到的图像。下面说明图像处理的方法。首先，通过对图51b进行快速傅里叶变换(fft：fastfouriertransform)处理，获取fft图像。接着，以保留所获取的fft图像中的离原点2.8nm-1至5.0nm-1的范围的方式进行掩模处理。接着，对经过掩模处理的fft图像进行快速傅立叶逆变换(ifft：inversefastfouriertransform)处理而获取经过处理的图像。将所获取的图像称为fft滤波图像。fft滤波图像是从cs校正高分辨率tem图像中提取出周期分量的图像，其示出晶格排列。
在图51d中，以虚线示出晶格排列被打乱的部分。由虚线围绕的区域是一个颗粒。并且，以虚线示出的部分是颗粒与颗粒的联结部。虚线呈现六角形，由此可知颗粒为六角形。注意，颗粒的形状并不局限于正六角形，不是正六角形的情况较多。
在图51e中，以点线示出晶格排列一致的区域与其他晶格排列一致的区域之间的部分。在点线附近也无法确认到明确的晶界。当以点线附近的晶格点为中心周围的晶格点相接时，可以形成畸变的六角形、五角形及/或七角形等。即，可知通过使晶格排列畸变，可抑制晶界的形成。这可能是由于caac-os可容许因如下原因而发生的畸变：在a-b面方向上的原子排列的低密度或因金属元素被取代而使原子间的键合距离产生变化等。
如上所示，caac-os具有c轴取向性，其多个颗粒(纳米晶)在a-b面方向上连结而结晶结构具有畸变。因此，也可以将caac-os称为具有caacrystal(c-axis-aligneda-b-plane-anchoredcrystal)的氧化物半导体。
caac-os是结晶性高的氧化物半导体。氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低，从相反的观点来看，可以说caac-os是杂质或缺陷(氧缺陷等)少的氧化物半导体。
此外，杂质是指氧化物半导体的主要成分以外的元素，诸如氢、碳、硅和过渡金属元素等。例如，与氧的键合力比构成氧化物半导体的金属元素强的硅等元素会夺取氧化物半导体中的氧，由此打乱氧化物半导体的原子排列，导致结晶性下降。另外，由于铁或镍等重金属、氩、二氧化碳等的原子半径(或分子半径)大，所以会打乱氧化物半导体的原子排列，导致结晶性下降。
当氧化物半导体包含杂质或缺陷时，其特性有时会因光或热等发生变动。例如，包含于氧化物半导体的杂质有时会成为载流子陷阱或载流子发生源。例如，氧化物半导体中的氧缺陷有时会成为载流子陷阱或因俘获氢而成为载流子发生源。
杂质及氧缺陷少的caac-os是载流子密度低的氧化物半导体。具体而言，可以使用载流子密度小于8×1011个/cm-3，优选小于1×1011个/cm-3，更优选小于1×1010个/cm-3，且是1×10-9个/cm-3以上的氧化物半导体。将这样的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。caac-os的杂质浓度和缺陷态密度低。即，可以说caac-os是具有稳定特性的氧化物半导体。
<nc-os>
接着，对nc-os进行说明。
说明使用xrd装置对nc-os进行分析的情况。例如，当利用out-of-plane法分析nc-os的结构时，不出现表示取向性的峰值。换言之，nc-os的结晶不具有取向性。
另外，例如，当使包含ingazno4结晶的nc-os薄片化，并在平行于被形成面的方向上使束径为50nm的电子束入射到厚度为34nm的区域时，观察到如图52a所示的环状衍射图案(纳米束电子衍射图案)。另外，图52b示出将束径为1nm的电子束入射到相同的样品时的衍射图案(纳米束电子衍射图案)。从图52b观察到环状区域内的多个斑点。因此，nc-os在入射束径为50nm的电子束时观察不到秩序性，但是在入射束径为1nm的电子束时确认到秩序性。
另外，当使束径为1nm的电子束入射到厚度小于10nm的区域时，如图52c所示，有时观察到斑点被配置为准正六角形的电子衍射图案。由此可知，nc-os在厚度小于10nm的范围内包含秩序性高的区域，即结晶。注意，因为结晶朝向各种各样的方向，所以也有观察不到有规律性的电子衍射图案的区域。
图52d示出从大致平行于被形成面的方向观察到的nc-os的截面的cs校正高分辨率tem图像。在nc-os的高分辨率tem图像中有如由辅助线所示的部分那样能够观察到结晶部的区域和观察不到明确的结晶部的区域。nc-os所包含的结晶部的尺寸为1nm以上且10nm以下，尤其大多为1nm以上且3nm以下。注意，有时将其结晶部的尺寸大于10nm且是100nm以下的氧化物半导体称为微晶氧化物半导体(microcrystallineoxidesemiconductor)。例如，在nc-os的高分辨率tem图像中，有时无法明确地观察到晶界。注意，纳米晶的来源有可能与caac-os中的颗粒相同。因此，以下有时将nc-os的结晶部称为颗粒。
如此，在nc-os中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外，nc-os在不同的颗粒之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-os在某些分析方法中与a-likeos或非晶氧化物半导体没有差别。
另外，由于在颗粒(纳米晶)之间结晶取向没有规律性，所以也可以将nc-os称为包含ranc(randomalignednanocrystals：无规取向纳米晶)的氧化物半导体或包含nanc(non-alignednanocrystals：无取向纳米晶)的氧化物半导体。
nc-os是规律性比非晶氧化物半导体高的氧化物半导体。因此，nc-os的缺陷态密度比a-likeos或非晶氧化物半导体低。但是，在nc-os中的不同的颗粒之间观察不到晶体取向的规律性。所以，nc-os的缺陷态密度比caac-os高。
<a-likeos>
a-likeos是具有介于nc-os与非晶氧化物半导体之间的结构的氧化物半导体。
图53a和图53b示出a-likeos的高分辨率截面tem图像。图53a示出电子照射开始时的a-likeos的高分辨率截面tem图像。图53b示出照射4.3×108e-/nm2的电子(e-)之后的a-likeos的高分辨率截面tem图像。由图53a和图53b可知，a-likeos从电子照射开始时被观察到在纵向方向上延伸的条状明亮区域。另外，可知明亮区域的形状在照射电子之后变化。明亮区域被估计为空洞或低密度区域。
由于a-likeos包含空洞，所以其结构不稳定。为了证明与caac-os及nc-os相比a-likeos具有不稳定的结构，下面示出电子照射所导致的结构变化。
作为样品，准备a-likeos、nc-os和caac-os。每个样品都是in-ga-zn氧化物。
首先，取得各样品的高分辨率截面tem图像。由高分辨率截面tem图像可知，每个样品都具有结晶部。
已知ingazno4结晶的单位晶格具有所包括的三个in-o层和六个ga-zn-o层共计九个层在c轴方向上以层状层叠的结构。这些彼此靠近的层之间的间隔与(009)面的晶格表面间隔(也称为d值)几乎相等，由结晶结构分析求出其值为0.29nm。由此，以下可以将晶格条纹的间隔为0.28nm以上且0.30nm以下的部分看作ingazno4结晶部。晶格条纹对应于ingazno4结晶的a-b面。
图54示出调查了各样品的结晶部(22至30处)的平均尺寸的例子。注意，结晶部尺寸对应于上述晶格条纹的长度。由图54可知，在a-likeos中，结晶部根据有关取得tem图像等的电子的累积照射量逐渐变大。由图54可知，在利用tem的观察初期尺寸为1.2nm左右的结晶部(也称为初始晶核)在电子(e-)的累积照射量为4.2×108e-/nm2时生长到1.9nm左右。另一方面，可知nc-os和caac-os在开始电子照射时到电子的累积照射量为4.2×108e-/nm2的范围内，结晶部的尺寸都没有变化。由图54可知，无论电子的累积照射量如何，nc-os及caac-os的结晶部尺寸分别为1.3nm左右及1.8nm左右。此外，使用日立透射电子显微镜h-9000nar进行电子束照射及tem的观察。作为电子束照射条件，加速电压为300kv；电流密度为6.7×105e-/(nm2·s)；照射区域的直径为230nm。
如此，有时电子照射引起a-likeos中的结晶部的生长。另一方面，在nc-os和caac-os中，几乎没有电子照射所引起的结晶部的生长。也就是说，a-likeos与caac-os及nc-os相比具有不稳定的结构。
此外，由于a-likeos包含空洞，所以其密度比nc-os及caac-os低。具体地，a-likeos的密度为具有相同组成的单晶氧化物半导体的78.6％以上且小于92.3％。nc-os的密度及caac-os的密度为具有相同组成的单晶氧化物半导体的92.3％以上且小于100％。注意，难以形成其密度小于单晶氧化物半导体的密度的78％的氧化物半导体。
例如，在原子数比满足in:ga:zn＝1:1:1的氧化物半导体中，具有菱方晶系结构的单晶ingazno4的密度为6.357g/cm3。因此，例如，在原子数比满足in:ga:zn＝1:1:1的氧化物半导体中，a-likeos的密度为5.0g/cm3以上且小于5.9g/cm3。另外，例如，在原子数比满足in:ga:zn＝1:1:1的氧化物半导体中，nc-os的密度和caac-os的密度为5.9g/cm3以上且小于6.3g/cm3。
注意，当不存在相同组成的单晶氧化物半导体时，通过以任意比例组合组成不同的单晶氧化物半导体，可以估计出相当于所希望的组成的单晶氧化物半导体的密度。根据组成不同的单晶氧化物半导体的组合比例使用加权平均估计出相当于所希望的组成的单晶氧化物半导体的密度即可。注意，优选尽可能减少所组合的单晶氧化物半导体的种类来估计密度。
如上所述，氧化物半导体具有各种结构及各种特性。注意，氧化物半导体例如可以是包括非晶氧化物半导体、a-likeos、nc-os和caac-os中的两种以上的叠层膜。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
实施方式6
在本实施方式中，对容纳图像传感器芯片的封装及相机模块的一个例子进行说明。可以将本发明的一个方式的摄像装置的结构用于该图像传感器芯片。
图55a是容纳图像传感器芯片的封装的顶面一侧的外观透视图。该封装包括固定图像传感器芯片850的封装衬底810、玻璃盖板820以及粘合两者的粘合剂830等。
图55b是该封装的底面一侧的外观透视图。封装的底面有以焊球为凸块(bump)840的bga(ballgridarray：球栅阵列)结构。但是，不局限于bga结构，还可以采用lga(landgridarray：地栅阵列)或pga(pingridarray：针栅阵列)等结构。
图55c是省略玻璃盖板820及粘合剂830的一部分的封装的透视图，图55d是该封装的截面图。在封装衬底810上形成有盘状电极860，盘状电极860通过通孔880及焊盘885与凸块840电连接。盘状电极860通过线870与图像传感器芯片850所具有的电极电连接。
另外，图56a是相机模块的顶面一侧的外观透视图，其模块中将图像传感器芯片容纳于透镜一体型的封装中。该相机模块包括固定图像传感器芯片851的封装衬底811、透镜盖板821及透镜835等。另外，在封装衬底811与图像传感器芯片851之间也设置有具有摄像装置的驱动电路及信号转换电路等功能的ic芯片890。封由此，形成sip(systeminpackage：系统封装)。
图56b是该相机模块的底面一侧的外观透视图。在封装衬底811的底面及其四个侧面上具有用来安装的焊盘841的qfn(quadflatno-leadpackage：四侧无引脚扁平封装)的结构。另外，该结构为一个例子，也可以采用qfp(quadflatpackage：四侧引脚扁平封装)及上述bga等。
图56c是省略透镜盖板821及透镜835的一部分的模块的透视图，图56d是该相机模块的截面图。将焊盘841的一部分用作盘状电极861，盘状电极861通过线871与图像传感器芯片851及ic芯片890所包括的电极电连接。
通过将图像传感器芯片容纳于上述方式的封装中，可以容易实现安装于印刷电路板等，将图像传感器芯片安装在各种半导体装置及电子设备中。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
实施方式7
作为可以使用本发明的一个方式的摄像装置及包含该摄像装置的半导体装置的电子设备，可以举出显示装置、个人计算机、具备记录媒体的图像存储装置及图像再现装置、移动电话、包括便携式的游戏机、便携式数据终端、电子书阅读器、拍摄装置诸如视频摄像机或数码相机等、护目镜型显示器(头戴式显示器)、导航系统、音频再现装置(汽车音响系统、数字音频播放器等)、复印机、传真机、打印机、多功能打印机、自动柜员机(atm)以及自动售货机等。图57a至图57f示出这些电子设备的具体例子。
图57a是监控摄像机，该监控摄像机包括外壳951、透镜952及支撑部953等。作为在该监控摄像机中用来取得图像的构件中的一个，可以具备本发明的一个方式的摄像装置。注意，“监控摄像机”是一般名称，不局限于其用途。例如，具有监控摄像机的功能的装置被称为摄影机或视频摄像机。
图57b是视频摄像机，该视频摄像机包括第一外壳971、第二外壳972、显示部973、操作键974、透镜975、连接部976等。操作键974及透镜975设置在第一外壳971中，显示部973设置在第二外壳972中。作为在该视频摄像机中用来取得图像的构件中的一个，可以具备本发明的一个方式的摄像装置。
图57c是数码相机，该数码相机包括外壳961、快门按钮962、麦克风963、发光部967以及透镜965等。作为在该数码相机中用来取得图像的构件中的一个，可以具备本发明的一个方式的摄像装置。
图57d是手表型信息终端，该手表型信息终端包括外壳931、显示部932、腕带933、操作按钮935、表冠936以及相机939等。显示部932也可以为触摸面板。作为在该信息终端中用来取得图像的构件中的一个，可以具备本发明的一个方式的摄像装置。
图57e是便携式游戏机，该便携式游戏机包括外壳901、外壳902、显示部903、显示部904、麦克风905、扬声器906、操作键907、触屏笔908以及相机909等。注意，虽然图57e所示的便携式游戏机包括两个显示部903和显示部904，但是便携式游戏机所包括的显示部的个数不限于此。作为在该便携式游戏机中用来取得图像的构件中的一个，可以具备本发明的一个方式的摄像装置。
图57f是便携式数据终端，该便携式数据终端包括外壳911、显示部912、相机919等。通过显示部912所具有的触摸面板功能可以输入且输出信息。作为在该便携式数据终端中用来取得图像的构件中的一个，可以具备本发明的一个方式的摄像装置。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
符号说明
20像素
20a像素
20b像素
20c像素
20d像素
21像素区块
21a像素区块
21b像素区块
21c像素区块
22电路
23电路
24电路
25电路
26像素阵列
27比较器电路
29计数电路
35衬底
41晶体管
42晶体管
43晶体管
44晶体管
45晶体管
46晶体管
51晶体管
52晶体管
53晶体管
61布线
61a布线
61b布线
61c布线
61d布线
62布线
63布线
64布线
65布线
71布线
71a导电层
71b导电层
72布线
73布线
74布线
75布线
77布线
78布线
80绝缘层
81导电体
82绝缘层
82a绝缘层
82b绝缘层
83绝缘层
88布线
91布线
92布线
93布线
101晶体管
102晶体管
103晶体管
104晶体管
105晶体管
106晶体管
107晶体管
108晶体管
109晶体管
110晶体管
111晶体管
112晶体管
113晶体管
115衬底
120绝缘层
130氧化物半导体层
130a氧化物半导体层
130b氧化物半导体层
130c氧化物半导体层
140导电层
141导电层
142导电层
150导电层
151导电层
152导电层
160绝缘层
170导电层
171导电层
172导电层
173导电层
175绝缘层
180绝缘层
190绝缘层
231区域
232区域
233区域
331区域
332区域
333区域
334区域
335区域
561光电转换层
562透光导电层
563半导体层
564半导体层
565半导体层
566电极
566a导电层
566b导电层
567分隔壁
568空穴注入阻挡层
569电子注入阻挡层
600硅衬底
610晶体管
620晶体管
650活性层
660硅衬底
810封装衬底
811封装衬底
820玻璃盖板
821透镜盖板
830粘合剂
835透镜
840凸块
841焊盘
850图像传感器芯片
851图像传感器芯片
860盘状电极
861盘状电极
870线
871线
880通孔
885焊盘
890ic芯片
901外壳
902外壳
903显示部
904显示部
905麦克风
906扬声器
907操作键
908触屏笔
909相机
911外壳
912显示部
919相机
931外壳
932显示部
933腕带
935按钮
936表冠
939相机
951外壳
952透镜
953支撑部
961外壳
962快门按钮
963麦克风
965透镜
967发光部
971外壳
972外壳
973显示部
974操作键
975透镜
976连接部
1100层
1200层
1400层
1500衍射光栅
1600层
2500绝缘层
2510遮光层
2520有机树脂层
2530滤色片
2530a滤色片
2530b滤色片
2530c滤色片
2540微透镜阵列
2550光学转换层
2560绝缘层
- 还没有人留言评论。精彩留言会获得点赞！