1.一种软件无线电物理层基带处理群架构，其特征在于，包括：基带控制单元、链接总线单元、输入输出接口单元、存储单元以及基带物理层数字信号处理单元；
其中，基带物理层数字信号处理单元被划分为符号处理器、前向纠错处理器和并行比特处理器，所述输入输出接口单元包括ADC输入接口、DAC输出接口和主处理器接口；
所述基带控制单元，用于在ADC输入接口接收到未处理的接收信号或主处理器接口准备发送发送信号时，通过所述链接总线单元对存储单元和基带物理层数字信号处理单元的配置进行适应性调整，以使经过所述基带物理层数字信号处理单元处理的数字信号满足当前的通信制式和场景的要求，并控制所述主处理器接口处理所述接收信号或DAC输出接口输出所述处理后的发送信号；
所述存储单元进一步包括内置存储单元以及用于与外置存储单元连接的存储接口，所述内置存储单元用于缓存所述架构接收到的外部数据，或缓存所述基带物理层数字信号处理单元在处理过程中生成的暂存数据。
2.根据权利要求1所述的架构，其特征在于，所述符号处理器用于进行复数变量的处理，包括成形滤波与数字前端处理器、变换与同步处理器、矩阵处理器以及解调处理器。
3.根据权利要求2所述的架构，其特征在于，所述成形滤波与数字前端处理器，用于对准备发射的信号或接收到的信号进行数字中频处理、降采样处理、单频陷波处理、采样相位修正处理、采样频率修正处理、带通滤波处理、以及成型滤波处理。
4.根据权利要求2所述的架构，其特征在于，所述变换与同步处理器，用于对准备发射的信号或接收到的信号进行信号的变换，具体包括FFT变换、2的DFT变换、余弦变换、Walsh变换、k变换，并完成相应的FFT、DFT、Walsh、K变换的符号预处理。
5.根据权利要求2所述的架构，其特征在于，所述矩阵处理器，用于对准备发射的信号或接收到的信号基于天线数目、制式以及不同信道的均衡算法进行信道估计和均衡，并去除信道失真、外部干扰、和外部引入的噪声。
6.根据权利要求2所述的架构，其特征在于，所述解调处理器，用于对准备发射的信号或接收到的信号进行最大似然度估计和判决，对每个信道均衡后的符号基于预设的编码方式进行解调。
7.根据权利要求1所述的架构，其特征在于，所述前向纠错处理器，用于在所述基带控制单元的控制下，在软件编程的基础上完成具有前后向迭代的Viterbi类、Turbo类、和LDPC类的纠错运算；所述前向纠错处理器包含的交织寻址运算与交织运算处理器，用于进行块和卷积类的交织运算寻址和交织以及速率匹配运算。
8.根据权利要求1所述的架构，其特征在于，所述比特并行处理器群，用于在基带控制单元的控制下，将递归算法通过编译级变换为并行的查表，对CRC、CC、扰码进行并行的基于查表的编码与查错等运算；用附带的查表调制机完成调制运算；用软件查找伽罗瓦表的方法实现前向纠错Reed Solomon解码器。
9.根据权利要求1所述的架构，其特征在于，所述基带控制单元，为面向基带主程序和为实现零存储搬移时间的硬件模块动态互联的MCU处理器，用于执行基带的接收机主程序、基带的发射机主程序、硬件资源管理、以及和上层系统间的通信。
10.根据权利要求1所述的架构，其特征在于，所述链接总线单元为低延迟互联性能的链接总线单元，用于在基带控制单元的控制下与所述存储单元相连，还用于与基带物理层数字信号处理单元相连，完成存储单元与基带物理层数字信号处理单元的动态互联和无延迟数据搬移。