技术总结
本发明提供一种高速CMOS相机成像系统，FPGA控制单元包括多个数据采集模块、数据对齐模块和数据处理模块；数据采集模块包括存储深度为2*N‑1为的第一寄存器，数据对齐模块包括存储深度为N的N个第二寄存器；数据对齐模块自动识别第二寄存器的值并和完整训练数据序列比较找出目标第二寄存器；数据处理模块按照像元时钟周期锁存目标第二寄存器进行数据读取；本发明针对高速CMOS相机多通道LVDS串行数据对齐的难题，在FPGA内部实现了基于寄存器的滑动窗口数据流自动对齐模块，在空闲状态，该模块自动识别串行通道发送的训练数据，并锁定滑动窗口。后续数据处理模块可以按象元时钟频率对该滑动窗口寄存器进行数据读取，实现了数据串并转换和数据采集。
技术研发人员：江宝坦;邱跃洪;潘志斌;肖茂森
受保护的技术使用者：中国科学院西安光学精密机械研究所
文档号码：201610979913
技术研发日：2016.11.08
技术公布日：2017.05.17