一种无源光网络突发模式接收机信号检测电路架构及方法与流程

本发明涉及信息检测电路及方法，属于通信技术领域，具体涉及一种无源光网络突发信号的检测电路架构及方法，可用于噪声、干扰和突发信号的鉴别检测。

背景技术：

无源光网络(Passive Optical Network，PON)典型的上行传输采用时分多址(Time Division Multiplex Address，TDMA))方式，如图1所示，多个光网络终端(Optical Network Terminator，ONT)发出的光信号经光分配网络(Optical Distribution Network，ODN)后的合路信号进入光线路终端(Optical Line Terminator，OLT)，由此可见OLT端接收机工作在突发模式。

典型OLT端接收机的电路架构，如图2所示，光电二极管把接收到的突发数据光信号转变成光电流，送入突发模式跨阻放大电路(BM-TIA)，它的输出送入突发模式限幅放大电路(BM-LA)的输入端，BM-LA对信号进行限幅放大，同时检测信号(Signal Detect，SD)是否有效，最后，输出数据和SD信号到时钟和数据恢复电路(CDR)。

传统的BM-LA信号检测的算法，如图3所示，其原理是检测接收到信号的幅度，然后将其与预先设定的阈值电压进行比较，当检测到的信号幅值大于阈值，则输出检测到有效信号的逻辑电平；若小于阈值，则返回接收新的信号，输出保持未检测到有效信号逻辑。

传统的BM-LA信号检测的电路架构，如图4所示，BM-LA将接收到的信号首先经过放大模块(AMP)进行放大，然后输出到信号幅度检测模块(Sig nal Level Detect)，检测放大后信号的幅值，并将其与预先设定的阈值(S iganl Level Seting)进行比较，比较结果(Level Detect)输出到信号检测判决模块(Signal Detect Decider)，输出SD信号给外部接口；通常SD会接到BM-LA的JAM引脚，以使能输出驱动(BUF)模块。然而，由于光电二极管的热噪声、器件噪声以及外界的干扰，会使得在无信号输入情况下，在BM-LA的输入端接收到瞬时脉冲电压，很可能超过阈值电压，这样就会使得BM-LA在无信号输入条件下，发生检测到有效信号的错误判断，这样的错误逻辑输出给接收机系统，很可能导致OLT在TDMA工作时出现异常。目前多数应用为了降低错误的发生概率，只能把BM-LA设定的阈值电压调高，但这样会降低整个接收机的灵敏度，牺牲了光网络的传输距离。

技术实现要素：

本发明所要解决的技术问题是提供一种用于无源光网络突发模式接收机信号鉴别的电路架构及方法，解决了传统BM-LA检测信号算法和电路架构在噪声和干扰的影响下，信号检测容易发生错误的问题，降低了有效信号检测错误发生的概率。

本发明解决上述技术问题的技术方案如下：

一种无源光网络突发模式接收机信号检测电路架构，包括放大模块、信号幅度检测模块、信号检测判决模块以及驱动模块，其特征在于，还包括信号鉴别模块，

所述放大模块，用于对接收到的信号进行放大，然后将放大信号输出到信号幅度检测模块、驱动模块以及信号鉴别模块；

所述信号幅度检测模块，用于对接收到的放大信号的幅值进行检测，并将所述幅值与预先设定的阈值进行比较，若信号幅值小于阈值，则返回重新接收新的信号，若检测到的信号幅值大于阈值，则输出检测到的有效幅度信号到信号检测判决模块；

所述信号鉴别模块，用于接收放大模块的输出信号或接收信号幅度检测模块的输出信号，并检测接收到的信号的脉冲占空比，若满足预先设定的值，则输出检测到有效突发信号到信号检测判决模块，否则，则返回重新接收新的信号；

所述信号检测判决模块，用于对接收到的有效幅度信号和有效突发信号进行判断，当有效幅度信号和有效突发信号都有效时，输出检测到的SD有效信号；

所述驱动模块，用于接收放大模块输出信号，并用JAM使能信号控制，当JAM使能，则将接收到的放大电路输出信号使能输出，当JAM不使能，则将驱动电路的输出钳位。

本发明的有益效果是：本发明由于在突发模式接收机BM-LA中增加了信号鉴别模块，通过比较噪声和前导码的不同，识别出有效信号，极大地降低了有效信号检测发生错误的概率，与传统方法通过调高BM-LA阈值电压相比，不会降低接收机灵敏度指标；并且由于本发明的信号鉴别是在前导码时段进行，最少仅需2bit时长，因此可以广泛应用在高速OLT突发模式接收机。

在上述技术方案的基础上，本发明还可以做如下改进。

进一步，所述信号鉴别模块包括积分器、第一触发器、第二触发器、第三触发器、第一延迟单元、第二延迟单元、比较器、第一或门以及第二或门；

所述积分器包括依次连接的恒定电流源、第一开关管和电容，以及与电容并联的第二开关管；

所述第一开关管的一端、VTH和VTL分别与比较器的三个输入端连接；

所述第二触发器的时钟沿输入端与所述第一延迟单元的一端连接，第二触发器的触发输入端接逻辑高电平，输出端连接第一或门的输入端，复位输入端连接第二延迟单元的一端，第一或门的输出端同时连接第二延迟单元的另一端及第二开关管的开关控制端；

所述第一触发器的触发输入端连接输出反相端，时钟沿输入端同时连接第一开关管的开关控制端以及第一延迟单元的另一端，所述第一触发器的输出端连接第三触发器的时钟沿输入端；

所述第三触发器的触发输入端连接第二或门的输出端，第二或门的一输入端连接比较器的输出端，另一输入端连接第三触发器的输出端。

采用上述进一步方案的有益效果是：所述的信号鉴别模块，在检测到输入信号上升或下降沿时刻之后，在规定的时间(第一延迟时间)内，利用恒流源和电容对信号的高或低电平时间进行积分，并将积分电压与预先设置的VTH和VTL进行比较，从而实现对信号正或负占空比进行检测和比较的功能，根据比较结果从而鉴别信号和噪声；所述的信号鉴别模块架构简单，所需器件数量少，仅由恒流源、开关管、触发器、延迟单元、比较器以及或门组成，电路简单容易实现，特别适合于集成电路。

进一步，所述第一开关管和第二开关管的工作模式为高电平导通，低电平关断；所述第一触发器和第二触发器为时钟上升沿触发，所述第三触发器为时钟下降沿触发，所述第一延迟单元设置的时间为2.0～2.2倍bit数据时间，所述第二延迟单元设置的时间为电容器放电时间，VTH和VTL为预先设定的与脉冲占空比相关的电压值，分别代表占空比上限值和下限值。

采用上述进一步方案的有益效果是：所述的信号鉴别模块，通过确定上述各器件的工作模式和参数，将信号鉴别的工作模式具体化，可实现在检测到输入信号上升沿时刻之后，在规定的2.0～2.2倍bit数据时间(第一延迟时间)对信号的正占空比进行检测和比较，从而鉴别信号和噪声；由于上述各器件的工作模式和参数，设置方便，可根据应用灵活调整，因此可适用的范围较广。

本发明还提供了一种限幅放大电路中突发信号检测方法，包括步骤：

(1)放大模块对接收到的信号进行放大，然后输出到信号幅度检测模块、驱动电路以及信号鉴别电路；

(2)信号幅度检测模块对接收到的放大信号的幅值进行检测，并将信号幅值与预先设定的阈值进行比较，若信号幅值小于阈值，则返回重新接收新的信号，若检测到的信号幅值大于阈值，则输出检测到的有效幅度信号到信号幅度检测电路；

(3)信号鉴别模块接收放大模块输出的放大信号或接收信号幅度检测模块的输出信号，并检测接收到的输出信号的脉冲占空比，若满足预先设定的值，则输出检测到有效突发信号，否则，则返回接收新的信号；

(4)信号检测判决模块，用于对接收到的有效幅度信号和有效突发信号进行判断，当有效幅度信号和有效突发信号都有效时，输出检测到的SD有效信号；

(5)驱动模块接收放大模块输出信号，并用JAM使能信号控制，当JAM使能，则将接收到的放大电路输出信号使能输出，当JAM不使能，则将驱动电路的输出钳位。

附图说明

图1为无源光网络典型的上行传输方式；

图2为OLT突发模式接收机架构框图；

图3为传统BM-LA信号检测的算法流程图；

图4为传统BM-LA信号检测的电路架构；

图5为本发明提出的BM-LA信号检测的算法流程图；

图6为本发明提出的BM-LA信号检测的电路架构框图；

图7为本发明提出的信号鉴别电路原理图。

图8为本发明提出的信号鉴别电路在输入信号为有效信号的时序图；

图9为本发明提出的信号鉴别电路在输入信号脉冲正占空比小于设定值的噪声输入的时序图；

图10为本发明提出的信号鉴别电路在输入信号脉冲正占空比大于设定值的噪声输入的时序图。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

本发明针对传统限幅放大器BM-LA检测信号算法和电路架构，在噪声和干扰的影响下，信号检测容易发生错误的问题，提出了一种用于无源光网络突发模式接收机信号检测的电路架构和方法，可以极大地降低有效信号检测错误发生的概率，其实现对噪声和信号进行鉴别的主要依据是：利用PONOLT端接收信号前导码的固定形式为“101010...”，通过比较噪声和前导码的不同，鉴别出有效信号。

本发明提出的一种用于无源光网络突发模式接收机信号检测的算法，如图5所示，其原理是检测接收到的突发信号幅度，然后将其与预先设定的阈值电压进行比较，若小于阈值，则返回接收新的信号，若检测到的信号幅值大于阈值，则进行下一步信号鉴别检测；信号鉴别检测对信号在规定时间内的脉冲正或负占空比进行测量，若不满足预先设定的值，则返回接收新的信号，若满足条件，则输出检测到的有效突发信号。

基于此原理，本发明提出了一种无源光网络突发模式接收机信号检测方法，包括步骤：

(1)放大模块对接收到的信号进行放大，然后输出到信号幅度检测模块、驱动模块以及信号鉴别模块；

(2)信号幅度检测模块对接收到的放大信号的幅值进行检测，并将信号幅值与预先设定的阈值进行比较，若信号幅值小于阈值，则返回重新接收新的信号，若检测到的信号幅值大于阈值，则输出检测到的有效幅度信号到信号检测判决模块；

(3)信号鉴别模块接收放大模块输出的放大信号或接收信号幅度检测模块的输出信号，并检测接收到的输出信号的脉冲占空比，若满足预先设定的值，则输出检测到有效突发信号，否则，则返回接收新的信号；

(4)信号检测判决模块，用于对接收到的有效幅度信号和有效突发信号进行判断，当有效幅度信号和有效突发信号都有效时，输出检测到的SD有效信号；

(5)驱动模块接收放大模块输出信号，并用JAM使能信号控制，当JAM使能，则将接收到的放大电路输出信号使能输出，当JAM不使能，则将驱动电路的输出钳位。

如图6所示，本发明提出的带有信号鉴别电路的BM-LA电路架构，包括放大模块、信号幅度检测模块、信号幅度检测模块以及驱动模块，还包括信号鉴别模块；

放大模块，用于对接收到的信号进行放大，然后将放大信号输出到信号幅度检测模块、驱动模块以及信号鉴别模块；

信号幅度检测模块，用于对接收到的放大信号的幅值进行检测，并将所述幅值与预先设定的阈值进行比较，若信号幅值小于阈值，则返回重新接收新的信号，若检测到的信号幅值大于阈值，则输出检测到的有效幅度信号到信号检测判决模块；

信号鉴别模块，用于接收放大模块输出信号或接收信号幅度检测电路的输出信号，并检测接收到的信号的脉冲占空比，若满足预先设定的值，则输出检测到有效突发信号到信号检测判决模块，否则，则返回重新接收新的信号；

信号检测判决模块，用于对接收到的有效幅度信号和有效突发信号进行判断，当有效幅度信号和有效突发信号都有效时，输出检测到的SD有效信号；

驱动模块，用于接收放大模块输出信号，并用JAM使能信号控制，当JAM使能，则将接收到的放大电路输出信号使能输出，当JAM不使能，则将驱动电路的输出钳位。

其工作过程为:BM—LA将接收到的信号首先经过放大模块(AMP)进行放大，然后输出到信号幅度检测(Signal Level Detect)模块，检测放大后信号的幅值，并将其与预先设定的阈值(Siganl Level Seting)进行比较，比较结果(Level Detect)输出到信号幅度检测电路(Signal Detect Generator)；信号鉴别电路(Signal Discriminator)接收AMP输出信号(Path1)或接收Signal Level Detect输出信号，检测信号的脉冲占空比，输出Valid信号到Signal Detect Decider，只有当Level Detect和Valid 信号都有效时，Signal Detect Decider才输出检测到SD信号。

本发明提出的信号鉴别电路原理图，如图7所示，其主要由积分器INTEGRATOR、第一触发器、第二触发器、第三触发器、第一延迟单元DELAY T1、第二延迟单元DELAY T2、比较器COMPARE、第一或门OR以及第二或门OR；DIN表示输入信号，即是输入信号经过放大电路AMP或信号幅度检测电路Signal Level Detect放大后输出的信号，例如图6中path1或path2输入到信号鉴别电路Signal Discriminator的差分输入，RESET是由外部输入或内部产生的控制信号，如图6所示为外部输入。

积分器INTEGRATOR包括依次连接的恒定电流源IB、第一开关管SW1和电容CAP，以及与电容并联的第二开关管SW2；

所述第一开关管SW1的一端、VTH和VTL分别与比较器COMPARE的三个输入端连接；

所述第二触发器FF2的时钟沿输入端与所述第一延迟单元DELAY T1的一端连接，第二触发器FF2的触发输入端D接逻辑高电平，输出端Q连接第一或门OR1的输入端，复位输入端R连接第二延迟单元DELAY T2的一端，第一或门OR1的输出端同时连接第二延迟单元DELAY T2的另一端及第二开关管SW2的开关控制端；

所述第一触发器FF1的触发输入端D连接输出反相端QN，时钟沿输入端CLK同时连接第一开关管SW1的开关控制端以及第一延迟单元DELAY T1的另一端，所述第一触发器FF1的输出端Q连接第三触发器FF3的时钟沿输入端CLK；

所述第三触发器FF3的触发输入端D连接第二或门OR2的输出端，第二或门OR2的一输入端端连接比较器COMPARE的输出端，另一输入端连接第三触发器FF3的输出端Q。

其中第一开关管SW1和第二开关管SW2工作模式为高电平导通，低电平关断；FF1、FF2为时钟上升沿触发，FF3为时钟下降沿触发。延迟单元DELAYT1设置的时间为2.0～2.2倍bit数据时间，延迟单元DELAY T2设置的时间为电容器放电时间，由于SW2导通电阻很小，T2的时间通常很短，远小于1bit数据时长。VTH和VTL为预先设定的与脉冲占空比相关的电压值，分别代表占空比上限值和下限值。延迟单元DELAY T1，DELAY T2和触发器FF2组成的功能为产生一个相对信号延迟T1，且脉冲宽度为T2的信号。

本发明提出的信号鉴别电路对应不同输入的时序图分别如图8至图10所示。

图8输入信号为有效信号的前导码，当正脉冲来临，积分器开关SW1导通，开始对电容充电，Vintg电压上升，当Vintg上升到大于VTL和小于VTH，此时比较器输出VC变为高电平，当输入信号变为低电平时，SW2关断，Vintg保持关断前电压，VC同样保持；当FF1触发器检测到第二个正脉冲上升沿时，Q1输出由高电平变为低电平，此时FF3触发器对比较器输出VC进行采样输出，SD输出信号变为高，表示检测到有效信号；此后，由于FF3输出经过OR门反馈到输入，因此SD将一直保持为高，直到RESET信号变为高电平将其复位。

图9输入信号为脉冲正占空比小于设定值的噪声，由于正脉冲占空时间短，导致在规定的T1时间内，Vintg积分电压始终小于预设电压下限VTL，因此比较器VC输出为低，FF3在Q1下降沿采样后SD输出为低，表示没有检测到有效信号；当下一个正脉冲来临时，重新开始检测。

图10输入信号为脉冲正占空比大于设定值的噪声，由于正脉冲占空时间长，Vintg积分电压可达到VTL～VTH之间，因此比较器VC输出会有一段时间为高电平；Vintg继续增加超过VTH后，VC输出又变为低电平，FF3在Q1下降沿采样后SD输出为低，表示没有检测到有效信号；然后当Vsw2的T2正脉冲到来后，Vintg又会被迅速放电到零电平，当下一个正脉冲来临时，重新开始检测。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。