局部振荡器路径的制作方法

本公开的实施例涉及电子电路，更具体地涉及跨导放大器和/或振荡器和混频器之间的路径。

背景技术：

接收器的前端可以包括低噪声放大器，用于下变频接收信号的混频器，本地振荡器以及从振荡器(OSC)到混频器的信号路径，其中信号路径提供本地振荡器(LO)信号到混频器。射频(RF)接收器的前端通常放大并混合通过天线接收的RF信号。低噪声放大器可以放大接收的信号并将放大的信号提供给混频器。在解调RF信号中，混频器可以通过将RF信号与来自LO的信号混频来将RF信号下变频到中频(IF)，该中频低于接收的RF信号的频率。

低噪声放大器的一种形式是低噪声跨导放大器(LNTA)。LNTA放大从天线接收的RF信号，然后提供可以施加到混频器的放大的RF电流信号。

跨导放大器提供作为输入电压的函数的输出电流，并且在放大器中和LNTA中的跨导的公共测量是其跨导(Gm)传递函数。除了Gm传递函数，LNTA的其他特性还包括噪声性能和线性度。对于质量接收和解调，通常期望具有具有低失真的相对低噪声系数(NF)的LNTA。

在接收器中，解调过程通常涉及混频器。混频器可以基于来自LO的信号来下变频输入信号。在一些情况下，可以使用单独的混频器来将RF信号下变频不同的量，使得混频器输出处于IF。例如，一个混频器可以用于下变频高频带中的RF信号，并且另一混频器可以用于下变频低于高频带的低频带中的RF信号。提供给这些混频器的LO信号可以具有不同的频率，并且这些LO信号可以通过处理来自单个OSC的输出信号来生成。

技术实现要素：

为了总结本公开的目的，本文描述了本发明的某些方面，优点和新颖特征。应当理解，根据本发明的任何特定实施例，不一定所有这些优点都可以实现。因此，本发明可以以实现或优化如本文所教导的一个优点或一组优点的方式实施或实施，而不必实现本文可能教导或建议的其他优点。

本发明的一个方面是一种装置，其包括跨导放大器，混频器和电容电路。跨导放大器包括具有从共源共栅节点到第一输出的第一电流路径和从共源共栅节点到第二输出的第二电流路径的分离共源共栅电流路径。跨导放大器被配置为接收射频(RF)输入电压，在第一状态下向第一输出提供RF输出电流，以及在第二状态下将RF输出电流提供给第二输出。混频器包括第一混频器和第二混频器。电容电路包括第一电容器和第二电容器。第一电容器电耦合在跨导放大器的第一输出和第一混频器的输入之间，并且第二电容器电耦合在跨导放大器的第二输出和第二混频器的输入之间。第一电容器和第二电容器具有不同的电容。

跨导放大器可以包括交叉耦合的公共栅极放大器。交叉耦合公共栅极放大器可以包括与第二场效应晶体管交叉耦合的第一场效应晶体管，其中共源共栅节点在第一场效应晶体管的漏极处。

混频器还可以包括第三混频器和第四混频器，并且共源共栅节点可以在交叉耦合的公共栅极放大器的第一晶体管的端子处。跨导放大器还可以包括在交叉耦合的公共栅极放大器的第二晶体管的端子处的第二共源共栅节点，其中第二晶体管与第一晶体管交叉耦合。此外，跨导放大器可以被配置为在第一状态中提供从第二共源共栅节点到第三混频器的输入的第二RF输出电流；并且跨导放大器可以在第二状态中将第二RF输出电流从第二共源共栅节点提供到第四混频器的输入。

共源共栅节点相对于跨导放大器的其他节点可以具有低阻抗。此外，第一状态可以与RF输入电压的低于第二状态的频率相关联，并且第一电容器的电容可以大于第二电容器的电容。第一混频器可以被配置为在频域中将RF输出电流的频率下变频不同于第二混频器的频率；并且第一混频器和第二混频器可以提供近似相同的信号增益。

该装置还可以包括具有至少为4的高频带到低频带频率比的接收器，其中接收器包括跨导放大器，混频器和电容电路。此外，第一状态可以与具有在169MHz频带或433MHz频带中的至少一个中的频率的RF输入电压相关联；并且第二状态可以与具有在868MHz频带或900MHz频带中的至少一个中的频率的RF输入电压相关联。跨导放大器可以被配置为响应于指示RF输入电压的频率的控制信号而改变状态。

本发明的另一方面是一种装置，包括跨导放大器，电容电路和混频器。跨导放大器包括放大电路和选择电路。放大电路被配置为接收射频输入电压并提供射频电流。选择电路被配置为从放大电路接收射频电流，在第一状态下将射频电流提供给第一输出，并且在第二状态下将射频电流提供给第二输出。电容电路包括电耦合到选择电路的第一输出的第一电容器和电耦合到选择电路的第二输出的第二电容器。第一电容器和第二电容器具有不同的电容。混频器包括第一混频器和第二混频器。第一混频器具有通过第一电容器电连接到选择电路的第一输出的输入；并且所述第二混频器具有通过第二电容器电耦合到所述选择电路的第二输出的输入。

选择电路可以被配置为响应于控制信号改变状态；并且控制信号可以指示射频输入电压的频率。此外，第一状态可以与射频输入电压的频率低于第二状态相关联；以及第一电容器的电容可以大于第二电容器的电容。放大电路可以包括交叉耦合的公共栅极放大器；以及选择电路可以电连接到相对于放大电路的其他节点具有低阻抗的共源共栅节点。

在本发明的另一方面中，一种电子系统包括混频器，低噪声跨导放大器和振荡器路由块。混频器包括第一混频器和第二混频器。低噪声跨导放大器包括分离共源共栅电流路径。低噪声跨导放大器被配置为在电子系统的第一状态下通过第一耦合电容器向第一混频器提供射频(RF)输出电流；并且所述低噪声跨导放大器被配置为在所述电子系统的第二状态中通过第二耦合电容器向所述第二混频器提供所述RF输出电流。第一电容器和第二电容器具有不同的电容。振荡器路由块包括在振荡器和第一混频器之间的第一路径和在振荡器和第二混频器之间的第二路径。振荡器路由块被配置为从振荡器接收振荡器信号，在电子系统的第一状态中启用第一路径，并且在电子系统的第二状态中启用第二路径。

振荡器路由块的第一路径可以是低频带路径，并且振荡器块的第二路径可以是高频带路径，并且电子系统的第一状态可以是低频带状态，并且第二状态的电子系统可以是高频带状态。

振荡器路由块的第一路径可以包括射频分频器和占空比校正电路。射频分频器可以被配置为将振荡器信号除以大于1的正奇数整数除数；以及占空比校正电路可以被配置为接收来自射频分频器的输出并且提供具有比来自射频分频器的输出更接近50％的占空比的输出。振荡器路由块的第一路径可以包括电耦合在占空比校正电路和第一混频器之间的占空比降低电路。占空比减小电路可以被配置为接收占空比校正电路的输出，并且提供具有占空比的输出，该占空比对应于占空比校正电路的输出的占空比除以正的偶数。电子系统可以包括I信道滤波器和Q信道滤波器，其中第一混频器电耦合到I信道滤波器的输入，第二混频器电耦合到Q信道滤波器的输入。

本发明的另一方面是一种装置，包括振荡器，混频器和振荡器路由块。振荡器被配置为提供振荡器信号。混频器包括第一混频器和第二混频器。第一混频器被配置为对低频带射频信号进行下变频。第二混频器被配置为对高频带射频信号进行下变频。低频带射频信号处于比高频带射频信号低的频带中。振荡器路由块包括在振荡器和第一混频器之间的高频带路径和在振荡器和第二混频器之间的低频带路径。振荡器路由块被配置为从振荡器接收振荡器信号，以在高频带状态中启用高频带路径，从而使得第一混频器能够对高频带射频信号进行下变频转换，并且能够在低频带状态，从而使得第二混频器能够对低频带射频信号进行下变频。

低频带路径可以包括射频分频器，其被配置为将振荡器信号在频率上除以大于1的正奇整数分频因子。此外，低频带路径可以包括占空比校正电路，其被配置为接收来自射频分频器的输出，并提供具有比射频分频器的输出更接近50％的占空比的输出。此外，低频带路径可以包括电耦合在占空比校正电路和第一混频器之间的占空比降低电路。占空比减小电路可以被配置为接收占空比校正电路的输出，并且提供具有占空比的输出，该占空比对应于占空比校正电路的输出的占空比除以正的偶数。

该装置还可以包括电耦合到低频带路径的第三混频器。低频带路径还可以包括正交生成电路，其电耦合在第一混频器和占空比校正电路之间，并且还电耦合在第三混频器和占空比校正电路之间。正交产生电路可以被配置为向第一混频器和第三混频器提供输出信号，以使得第一混频器能够为I信道提供输出并且使得第三混频器能够为Q信道提供输出。

该装置还可以包括电耦合到高频带路径的第四混频器。高频带路径可以包括电耦合到第二混频器并且还电耦合到第四混频器的第二正交产生电路。第二正交产生电路可以被配置为向第二混频器和第四混频器提供输出信号，以使得第二混频器能够为I信道提供输出，并使第四混频器能够为Q信道提供输出。来自振荡器的第二正交产生电路的输入可以具有与振荡器输出基本相同的频率。

第一混频器可以被配置为在第一输出端口提供下变频信号。第二混频器可以被配置为在第二输出端口提供下变频信号；并且第一输出端口可以电连接到第二输出端口。第一混频器和第二混频器可以是无源混频器。

在本发明的另一方面中，一种装置包括混频器和振荡器路由块。混频器包括第一混频器和第二混频器。第一混频器包括振荡器输入和输出。第二混频器具有振荡器输入和输出。第一混频器的输出和第二混频器的输出电耦合到同一信号线。振荡器路由块包括在振荡器和第一混频器之间的第一路径和在振荡器和第二混频器之间的第二路径。振荡器路由块被配置为接收来自振荡器的信号，以使能处于第一状态的第一路径从而启用第一混频器，并且启用处于第二状态的第二路径，从而启用第二混频器。

第一路径还可以包括射频分频器和占空比校正电路。射频分频器可以被配置为将振荡器信号在频率上除以大于1的奇整数分频因子；并且占空比校正电路可以被配置为接收来自射频分频器的输出并且提供具有比射频分频器的输出更接近50％的占空比的输出。

可以响应于指示装置的射频输入信号的频率的控制信号而使能第一路径，并且可以响应于指示处于高频带的射频输入信号的控制信号而启用第二路径。高频带可以对应于比低频带更高的频率。第一混频器和第二混频器可以是无源混频器。该装置还可以包括电耦合到第一路径的第三混频器。第一路径还可以包括正交生成电路，其电耦合在第一混频器和占空比校正电路之间，并且还电耦合在第三混频器和占空比校正电路之间。正交产生电路可以被配置为向第一混频器和第三混频器提供输出信号，以使得第一混频器能够为I信道提供输出并且使得第三混频器能够为Q信道提供输出。此外，正交产生电路可以被配置为向混频器提供四个基本上不重叠的LO信号，每个混频器具有25％的占空比。

在本发明的另一方面中，一种装置包括振荡器，混频器和振荡器路径。振荡器被配置为提供振荡器信号。混频器被配置为对射频信号进行下变频。振荡器路径在振荡器和混频器之间。振荡器路径包括射频分频器和占空比校正电路。射频分频器被配置为接收振荡器信号并且将振荡器信号在频率上除以大于1的正奇数整数除数。占空比校正电路被配置为接收来自射频分频器的输出并且提供具有比来自射频分频器的输出更接近50％的占空比的输出。

振荡器路径还可以包括电耦合在占空比校正电路和混频器之间的占空比降低电路。占空比减小电路可以被配置为接收占空比校正电路的输出，并且提供具有占空比的输出，该占空比对应于占空比校正电路的输出的占空比除以正的偶数。振荡器路径还可以进一步包括电耦合在占空比校正电路和混频器之间的25％占空比电路。25％占空比电路可以被配置为向混频器提供具有大约25％的占空比的输出。射频分频器可以具有可调节的分频比，使得射频分频器可以通过包括正奇整数除数和正偶整数除数的除数进行除法。占空比校正电路可以被配置为基于振荡器信号重新计时其输出。

附图说明

提供这些附图和本文中的相关描述是为了说明本发明的具体实施例，而不是限制性的。

图1是根据本文的教导的接收器架构的示意性框图。

图2A是根据本文的教导的接收器架构的一部分的图。

图2B是根据本文的教示的分离共源共栅低噪声跨导放大器的示意图。

图2C是用于图2B的低噪声跨导放大器的说明性栅极偏置产生器电路的示意图。

图2D是根据另一个实施例的分离共源共栅低噪声跨导放大器的示意图。

图3是根据另一实施例的包括分离共源共栅低噪声跨导放大器的接收器架构的示意图。

图4A是根据实施例的在振荡器和不同混频器之间具有分离的本地振荡器路径的接收器系统的示意性框图。

图4B是根据另一个实施例的在振荡器和不同混频器之间具有分离的本地振荡器路径的接收器系统的示意性框图。

图4C是根据实施例的具有分离本地振荡器路径的接收器系统的系统框图。

图4D示出了在低带模式期间图4C的接收器系统在低频带路径中的信号波形。

图4E示出当高频带路径被使能时图4C的接收器系统在高频带路径中的信号波形。

图5是根据实施例的用于生成混频器的本地振荡器正交相位的电路的示意图。

图6是根据实施例的混频器的示意图。

图7是示出根据本文的教导的具有包括单独的电流路径的LNTA和包括分离的本地振荡器信号路径的LO路由的接收器架构的系统图。

具体实施方式

在实施例的以下详细描述呈现了本发明的具体实施例的各种描述。然而，本文所描述的创新可以以由权利要求限定和涵盖的多种不同方式来体现。在本说明书中，参考附图，其中相同的附图标记可以表示相同或功能相似的元件。应当理解，图中所示的元件不一定按比例绘制。此外，将理解的是，包括本文所讨论的创新中的一个或多个的系统，装置和电子设备可以包括比图中所示的更多的元件和/或附图中所示的元件的子集。此外，一些实施例可以结合来自两个或更多个附图的特征的任何合适的组合。

射频(RF)接收器可以包括低噪声跨导放大器(LNTA)，以从天线接收RF信号电压并将RF信号电压转换为RF信号电流，该RF信号电流又可以被施加到混频器。RF信号可以具有在从大约30kHz到300GHz的范围内的频率。在某些应用中，本文所讨论的RF接收器可以接收和处理在约150MHz和约1000MHz之间的范围内的RF信号。混频器将RF信号电流下变频到中频(IF)信号作为解调过程的一部分。混频器可以是电流整流无源混频器级，其可以通过正交本地振荡器(LO)信号(也可以称为IQ正交LO信号)来切换，以将输入RF电流下变频为具有低于RF信号的频率。IF信号可以是电流信号。

线性和噪声系数(NF)可以是接收器带宽的函数，使得接收器性能与带宽相关。例如，诸如被选择以增强一个频率范围的性能的无源装置的设计组件可能导致在另一频率范围的性能下降，例如降低灵敏度性能。设计组件的示例是耦合电容器。耦合电容器(其也可以称为交流(AC)耦合电容器)可以电连接在LNTA和混频器之间。为了支持宽带操作模式，LNTA和混频器之间的AC耦合电容器可以具有选择的电容，以使得高通角频率包括RF输入信号的最低RF信号频带。例如，如果期望的操作频带是从169MHz到960MHz，则AC耦合电容器可以具有足够大的电容以通过频率为169MHz的最低信号而没有显着的衰减。

耦合电容器还可以具有与电容器面积成比例的寄生电容。例如，由于与AC耦合电容器的底板形成的寄生电容器，AC耦合电容器的寄生电容可以是总AC耦合电容的约百分之一至百分之五。不幸的是，在某些应用中，寄生电容可导致作为RF信号输入频率的函数的劣化的接收器性能。接收器的噪声系数(NF)可以与寄生电容CPAR_AC乘以输入RF信号频率fRF的频率的乘积的平方成比例，例如，如等式1所示。

NF∝(Cpar_ac.fRF)² 等式1

此外，与AC耦合电容器相关联的寄生电容可导致随着RF信号频率增加而增益减小。

考虑在169MHz至960MHz操作频带的设计示例中的经验数据，与布置在LNTA和混频器之间的AC耦合电容器相关联的寄生电容器可能导致作为频率的函数的性能劣化。在特定设计中，NF测量显示NF作为频率的函数的退化。测得的NF在169MHz下为5.5dB，但在900MHz下降到7.9dB。此外，与在169MHz频带中操作的RF信号相比，AC耦合电容器的寄生电容导致在900MHz频带中操作的输入RF信号的增益下降。

因此，需要一种RF接收器前端，其允许使用AC耦合电容器来满足最低操作频带的转角频率规格，同时减轻作为频率的函数的相关寄生电容的影响。

在此提出了与具有可以提供改进的噪声系数性能的LNTA放大器的RF接收器前端相关的装置和方法。这样的LNTA可以包括分离共源共栅电路拓扑。具有分路电流路径的LNTA可以允许两个或更多个AC耦合电容器用于不同的工作频率，而不是LNTA和混频器之间的电流路径中的仅仅一个AC耦合电容器。通过提供具有一个AC耦合电容器的第一信号路径以满足较低频率RF输入信号的高通角规格并且提供具有另一AC耦合电容器的第二信号路径以满足较高频率RF的高通角规格输入信号，与仅具有用于较低频率RF信号和较高频率RF信号两者的一个AC耦合电容器相比，可以改进总体接收器性能。使用具有与特定RF操作频带相对应的相应电容的AC耦合电容器可以显着减少与在较低RF频率下操作相关联的寄生电容的不期望的影响。这又可以导致在较高频率RF频带处接收器的NF的改进。

使用分流电流路径，可以实现用于与不同频率相关联的下变频的附加混频器。可以针对每个电流路径实现混频器。例如，可以结合LNTA中的每个分流电流路径和相关联的AC耦合电容器来实现混频器。例如，一个混频器可以连接到与接收器频带的较低频率范围相关联的AC耦合电容器，而另一个混频器连接到与接收器频带的较高频率范围相关联的AC耦合电容器。LNTA中的选择电路可以选择性地将放大的RF信号从LNTA提供到包括AC耦合电容器和混频器的选定路径。

接收器可以包括本地振荡器(LO)以提供用于与来自LNTA的RF电流信号混频的LO输出信号。在将LO输出信号应用于混频器以下变频RF电流信号之前，可将LO输出信号修改为具有I和Q正交分量的正交信号。此外，可以处理LO输出信号。这种处理可以包括将LO输出信号的频率除以取决于由LNTA提供的RF电流信号的频带的整数除数。此外，可以修改LO输出的占空比以增强通过混频器的转换增益。

对于具有169MHz至900MHz带宽的接收器，可以实现RF分频器以在RF电流信号处于169MHz带中时除以5，并且当RF电流信号处于169MHz带中处于433时除以2MHz带。除以5或其它正奇整数分频器可能在从LO到混频器的信号路径中存在技术挑战。当处于奇分割模式时，RF分频器的信号输出的占空比通常偏离50％。然而，50％的占空比(或大约50％的占空比)可以提供期望的接收器性能，包括期望的阻塞性能。另一方面，在偶数除法模式(例如除以2模式)中更容易实现接近50％占空比的占空比。

因此，需要本地振荡器路径以适应来自LNTA的RF电流信号的混合，以允许由偶数和奇数除数这两者除法。

这里给出了具有电耦合到其输出的分离LO路径的振荡器。这种振荡器可以与本文所讨论的任何LNTA(例如分离共源共栅LNTA)组合实现。当处于除以5模式或其它奇数除数模式时产生50％占空比输出的问题可以通过在振荡器和混频器之间的LO路径中包括占空比校正(DCC)级来解决。对于不同频带实现单独的LO信号路径，其中LO信号路径中的至少一个包括DCC和25％占空比发生器可以增强接收器性能。通过用LO输出信号重新定时奇分频输出，可以实现相对较低的输出相位噪声。

虽然结合接收器来呈现本文所讨论的实施例，但是将理解的是，本文讨论的任何合适的原理和优点可以可选地或另外地应用于发射机。尽管参考LNTA中的两个单独的电流路径描述了本文讨论的某些实施例，但是本文讨论的任何合适的原理和优点可以应用于LNTA中的三个或更多个分离的电流路径。类似地，虽然参考两个单独的LO路径描述了本文所讨论的某些实施例，但是本文讨论的任何合适的原理和优点可以应用于三个或更多个单独的LO路径。

图1是根据本文的教示的包括低噪声跨导放大器(LNTA)102和混频器块106的接收器架构100的示意性框图。所示的LNTA 102接收RF输入电压信号RFinp和RFinm，并将RF电压输入信号转换为RF电流信号。RF电流信号作为输入信号提供给电容电路104，电容电路104包括布置成将RF电流信号耦合到混频器块106的AC耦合电容器。振荡器(OSC)112向LO路由块110提供振荡器信号，其可以向混频器块106提供LO正交信号。所示的混频器块106将来自电容电路104的RF电流信号与LO正交信号混频，以生成下变频信号。然后将下变频的信号提供给信道滤波器108。信道滤波器108滤波并提供中频IF输出信号IFoutp和IFoutm。

LNTA 102和电容电路104可以一起向混频器块106中的不同混频器提供单独的信号路径，其中每个分离的信号路径与RF输入电压信号RFinp和RFinm的不同频带相关联。这些单独的路径各自包括电容电路104中的不同的AC耦合电容器，其具有为特定频带选择的电容值。单独路径的一个路径可以允许较低频带的RF电流信号传递到混频器块106的第一混频器，并且单独路径的另一个路径可以允许较高频带的RF电流信号传递到第二混频器。指示RF输入电压信号RFinp和RFinm是否在较低频带或较高频带内的控制信号以及这些路径中的选择激活的一个。

具有多于一个路径允许使用具有不同值的电容器电路104的耦合电容器。一个耦合电容器可以具有相对大的电容，其足以使较低频带的RF电流信号通过到混频器块106，并且另一个耦合电容器可以具有适于使较高频带的RF电流信号通过的较小电容。因此，较高频率信号可以通过具有较低寄生电容的路径，以相对于使较高频率信号通过具有足够大的电容的信号路径以提高噪声系数和增益，从而也使较低频带的RF信号通过。

另外，LO路由块110可选择性地启用多个路径中的一者以用于分割和处理来自振荡器112的振荡器信号。通过提供到混频器块106的至少两个路径，提供到混频器块106可以由适合于RF电流输入信号的频带的除数划分并且也被适当地处理。振荡器112可以是内部或外部振荡器。振荡器112可以是如由其输出信号标记为VCO所指示的压控振荡器(VCO)。然而，在其他实施例中，振荡器112可以是电流控制振荡器(ICO)。

图2A是根据本文的教导的接收器架构200的一部分的图。如图所示，接收器架构200包括LNTA 102，电容电路104和混频器块106。LNTA 102具有放大电路105，第一选择电路101和第二选择电路103。放大电路105接收RF输入电压信号RFinp和RFinm，并且向第一选择电路101提供第一RF电流信号，并且向第二选择电路103提供第二RF电流信号。放大电路105可以由任何合适的跨导级来实现。第一选择电路101具有两个输出路径：通过电容器212到混频器208的一个输出路径，以及通过电容器214到混频器210的另一个路径。第一选择电路101可以提供来自放大电路105的放大的RF信号响应于控制信号到所述输出路径中的所选择的一个。控制信号可以指示RF输入信号RFinp和RFinm的频率。第二选择电路103类似地具有两个输出路径：通过电容器218到混频器208的一个路径和通过电容器216到混频器210的另一路径。第二选择电路103还可以提供来自放大的放大的RF信号电路105响应于控制信号而选择一个输出路径。在其他实施例(未示出)中，选择电路可以在具有不同耦合电容器的三个或更多个输出路径之间进行选择。

当RF输入信号RFinp和RFinm具有与较低频带相关联的频率时，则第一选择电路101和第二选择电路103可以分别将RF电流信号路由通过电容器214和电容器216。换句话说，电容器214和电容器216被选择为在低频带模式下作为AC耦合电容器操作。当RF输入信号RFinp和RFinm具有与较高频带相关联的频率时，第一选择电路101和第二选择电路103可以分别将RF电流信号路由通过电容器212和电容器218。换句话说，电容器212和电容器218被选择为在高频带模式下作为AC耦合电容器操作。

同样如图2A所示，混频器208具有第一和第二输出，并且混频器210具有第一和第二输出。混频器208和210的第一输出连接在一起并提供混频器输出信号MIXop，以及混频器208和210的第二输出连接在一起并提供混频器输出信号MIXom。混频器输出MIXop和MIXom可以是具有差分频率分量，和频分量以及频率等于本地振荡器频率分量的分量的电流或电压信号。混频器输出信号MIXop和MIXom可以是差分信号。

如图所示，电容器214和216具有电容Caclo，并且电容器212和218具有电容Cachi。电容Caclo可以被设计为允许较低频带的RF电流信号传递到混频器210，而电容Cachi可以被设计为允许较高频带的RF电流信号传递到混频器208。因此，Cachi可以具有比Caclo低的电容值，并且这又可以导致电容器212和218的寄生电容低于电容器214和216的寄生电容。在某些应用中，Cachi可以具有在范围内的电容从约0.5pF到0.9pF，并且Caclo可以具有在从约1.0pF到2.0pF的范围内的电容。在某些实施方式中，电容Cachi：Caclo的比率可以是约2：1至约4：1。在较低寄生电容的路径之后，相对于具有较高寄生电容的路径，较高频带的RF电流信号可有利地传递到混频器208，其具有改进的噪声系数和增益。

虽然已经参照不同的频带讨论了与选择电路101和103相关联的不同输出路径，但是出于任何其他合适的原因，这种不同的路径可以具有不同的耦合电容。

图2B是根据本文的教导的接收器架构200'的一部分的示意图。接收器架构200'包括分离共源共栅低噪声跨导放大器102'，电容电路104，混频器块106和信道滤波器108。

LNTA 102'是图2A的LNTA 102的说明性实施例。如图所示，分离共源共栅晶体管LNTA 102'包括n型场效应晶体管(NFET)254，NFET 256，NFET 234，NFET 236，NFET 238，NFET 240，p型场效应晶体管PFET 252，PFET 226，PFET 228，PFET 230和PFET 232。所示的分离共源共栅晶体管LNTA 102'还包括电容器258，电容器260，电容器262，电容器264，电容器248和电容器250。另外，所示的分离共源共栅晶体管LNTA 102'包括电流源242，电流源244，电流源266，电流源268。

所示的LNTA 102'的输出被提供给电容电路104。图2B所示的电容电路104与图2A所示的电容电路104相同。在图2B中，还示出了分别与电容器212,214,216和218相关联的寄生电容器220,222,224和226。这些寄生电容器也存在于图2A的电容电路104中。

图2B的混频器块106的混频器208和210也与图2A中的相同混频器基本相同或功能相似。在图2B中示出了混频器208和210的输出耦合到信道滤波器108。图2B示出了混频器208和210的输出可以耦合到混频器模块106和信道滤波器108之间的相同信号线。如图所示，信道滤波器108包括放大器204，阻抗203，阻抗205，电容器201和电容器207。阻抗203可以具有阻抗Z1，阻抗205可以具有阻抗Z2。Z1可以等于Z2。在某些实施例中，阻抗203和205均可以由电阻器实现。

在图2B中所示的分离共源共栅晶体管LNTA 102'中，电流源242，电流源244，电流源266，电流源268，PFET 246，PFET 252，NFET 254，NFET 256，电容器258，电容器260，电容器262，电容器264，电容器248和电容器250实现图2A的放大电路105的实施例。晶体管254和256可以用作放大LNTA 102'的放大电路中的RF输入信号RFinp和RFinm的放大器晶体管。NFET 254和NFET 256形成公共栅极差分交叉耦合连接对。因此，这些晶体管可以称为差分公共栅极差分交叉耦合放大器晶体管。电容器262连接在NFET254的栅极和NFET256的源极之间，并且电容器260连接在NFET256的栅极和NFET254的源极之间。

类似地，PFET246和PFET252形成公共栅极差分交叉耦合连接对。这些晶体管还可以用于放大LNTA 102'的放大电路中的RF输入信号RFinp和RFinm。这些晶体管可以被称为差分公共栅极差分交叉耦合放大器晶体管。电容器248连接在PFET246的栅极和PFET252的源极之间，并且电容器250连接在PFET252的栅极和PFET246的源极之间。电容器258连接在PFET246的源极PFET246和NFET254的源极，并且电容器264连接在PFET252的源极和NFET256的源极之间。此外，PFET246的漏极连接到NFET254的漏极，而PFET 252的漏极连接到NFET 256的漏极。

在图2B的分离共源共栅LNTA 102'中，电容器248,250,260和262用作放大器晶体管的差分对之间的交叉耦合电容器。电容器248,250,260和262可以被设计为具有彼此大致相同的电容。相对于这些电容器相对于彼此显着失配，这可以提高噪声性能。类似地，电容器258和264可以具有彼此大致相同的电容，以提高性能。

电流源242连接在电源节点VDD和PFET 246的源极之间，并且电流源244连接在电源节点VDD和PFET 252的源极之间。此外，电流源266连接在接地节点和NFET 254的源极之间，并且电流源268连接在接地节点和NFET 256的源极之间。电流源242,244,266和268可以操作以提供直流(DC)偏置电流分别到PFET242，PFET244，NFET254和NFET256。另外，电流源242和244中的DC电流的值可以近似相等，并且DC电流源266和268的值可以近似相等并且也大于电流源242和244。

NFET 254和NFET 256形成差分对，其在NFET 254的源极处接收RF输入电压信号RFinp，并且在NFET 256的源极处接收RF输入电压信号RFinm。PFET 246和PFET 252还形成差分对，其接收经由电容器258耦合到PFET 246的源极的RF输入电压信号RFinp AC和经由电容器264耦合到PFET 252的源极的RF输入电压信号RFinm AC。分离共源共栅晶体管LNTA 102'将RF输入电压信号RFinp转换为流过NFET254的漏极的RF电流信号，并且还将RF输入电压信号RFinm转换为流过NFET256的漏极的RF电流信号。以这种方式，由RF输入电压信号RFinp和RFinm的差定义的差分RF输入电压信号通过放大器跨导被转换为差分RF电流信号。差分RF电流信号可以通过流过NFET 254和256的漏极的RF电流信号的差来确定。

在图2B所示的分离栅源LNTA 102'中，PFET 226，PFET 228，NFET234和NFET 236实现图2A的第一选择电路101的实施例。PFET226具有连接到电源节点VDD的源极和接收偏置电压Vgp1的栅极。PFET 228具有连接到电源节点VDD的源极和接收偏置电压Vgp2的栅极。NFET 234具有接收偏置电压Vgn1的栅极，并且NFET 236具有接收偏置电压Vgn2的栅极。NFET 234的漏极在标记为OP1的第一输出节点处连接到PFET226的漏极；并且NFET 236的漏极在标记为OP2的第二输出节点处连接到PFET 228的漏极。此外，NFET 234的源极连接到NFET 236的源极。

如图2B所示，NFET 234和NFET 236的源极连接到NFET 254的漏极以形成节点Vxp。节点Vxp可以被识别为与分离共源共栅LNTA 102'内的其他节点相比以较低阻抗操作的共源共栅节点。如上所述，响应于施加的RF输入电压信号RFinp，RF电流信号可以在NFET 254中流动。偏置电压Vgp1，Vgn1，Vgp2和Vgn2可以基于指示频带的控制信号，RF输入电压信号RFinp以允许NFET 254中的RF电流信号流过NFET 234或通过NFET 236。

还如图2B所示，电容器212连接在混频器208的输入端口RF1inp和NFET234的漏极之间；并且电容器214连接在混频器210的输入端口RF2inp和NFET 236的漏极之间。与电容器212相关联的寄生电容器220具有比与电容器214相关联的寄生电容器222更低的寄生电容。当偏置电压Vgp1，Vgn1，Vgp2和Vgn2使得RF电流信号流过NFET 234，电容器212将RF电流信号在输入端口RF1inp处耦合到混频器208。或者，当偏置电压Vgp1，Vgn1，Vgp2和Vgn2使得RF电流信号流过NFET 236时，电容器214将RF电流信号在输入端口RF2inp处耦合到混频器210。

在图2B所示的分离栅源LNTA 102'中，PFET 230，PFET 232，NFET238和NFET 240实现图2A的第二选择电路103的实施例。PFET 230具有连接到电源节点VDD的源极和接收偏置电压Vgp3的栅极。PFET 232具有连接到电源节点VDD的源极和接收偏置电压Vgp4的栅极。NFET 238具有接收偏置电压Vgn3的栅极，而NFET 240具有接收偏置电压Vgn4的栅极。NFET 238的漏极在标记为OM2的第二输出节点处连接到PFET 230的漏极；并且NFET 240的漏极在标记为OM1的第一输出节点处连接到PFET 232的漏极。此外，NFET238的源极连接到NFET240的源极。

如图2B所示，NFET238和NFET240的源极还连接到NFET256的漏极以形成节点Vxm。类似于节点Vxp，节点Vxm也可以被识别为与分离共源共栅LNTA102'内的其它节点相比以较低阻抗操作的共源共栅节点。如上所述，响应于施加的RF输入电压信号RFinm，RF电流信号可以在NFET 256中流动。偏置电压Vgp3，Vgn3，Vgp4和Vgn4可以基于指示频带的控制信号RF输入电压信号RFinm以允许NFET 256中的RF电流信号流过NFET238或流过NFET 240。

还如图2B所示，电容器218连接在混频器208的输入端口RF1inm和NFET240的漏极之间；并且电容器216连接在混频器210的输入端口RF2inm和NFET 238的漏极之间。与电容器218相关联的寄生电容器226具有比与电容器216相关联的寄生电容器224更低的寄生电容。偏置电压Vgp3，Vgn3，Vgp4和Vgn4使得来自NFET 256的漏极的RF电流信号流过NFET 240，电容器218将RF电流信号在输入端口RF1inm处耦合到混频器208。当偏置电压Vgp3，Vgn3，Vgp4和Vgn4使得来自NFET 256的漏极的RF电流信号流过NFET 238时，电容器216在输入端口RF2inm处将RF电流信号耦合到混频器210。

选择电路的状态可以定义两种操作模式，其中将RF输出信号提供给不同的AC耦合电容器和相关联的混频器。这些操作模式可以包括用于大于阈值频率值的频率的高频带模式和用于小于阈值频率值的频率的低频带模式。例如，在高频带模式中，当RF输入电压信号RFinp和RFinm的频率超过阈值频率时，可以施加偏置电压Vgp1至Vgp4和Vgn1至Vgn4，使得NFET 254中的RF电流信号和NFET 256分别通过标记为RF1inp和RF1inm的输入端口通过电容器212和218耦合到混频器208。如结合图2A所讨论的，高频带模式允许RF电流信号通过具有由寄生电容器220和226表示的较低寄生电容的路径耦合。

或者，在低频带模式中，当RF输入电压信号RFinp和RFinm的频率小于阈值频率时，可以施加偏置电压Vgp1至Vgp4和Vgn1至Vgn4，使得RF输入电压信号NFET 254和NFET 256分别通过标记为RF2inp和RF2inm的输入端口通过电容器214和216耦合到混频器210。如结合图2A所讨论的，该模式允许较低频率RF电流信号通过具有寄生电容器222和224表示的较高寄生电容的路径耦合。此外，如结合图2A所讨论的，低频带模式选择路径，以便满足较低频率RF输入信号的最小频率带通规范。具有低频带模式和高频带模式选择过程有利地允许较高频率信号通过电容器214和218的较低电容耦合。

作为示例，对于在从约150MHz到约960MHz带宽的频率操作的接收器，使用图2B的分离共源共栅LNTA 102'可以导致噪声系数(NF)和增益的显着改善(减少)在相对于相应的先前接收器的整个带宽上，没有选择电路，单独的AC耦合电容器和用于不同频带的单独的混频器。在915MHz测量6.0dB的NF，相对于相应的先前接收器表示1.9dB的改进(减少)。此外，对于使用图2B的分离共源共栅晶体管LNTA 102'的情况，169MHz NF不劣化。这些测量指示与包括单个路径的LNTA相比，使用分离低频带和高频带路径的分离共源共栅LNTA 102'的优点。

在图2B中，混频器208在高频带模式期间操作以将耦合到输入端口RF1inp和RF1inm的RF电流信号与来自第一路径(图2B中未示出)的本地振荡器信号混频，以便将RF电流信号转换到中频以便进一步解调。混频器210类似地在低频带模式期间操作以将耦合到输入端口RF2inp和RF2inm的RF电流信号与来自第二路径(图2B中未示出)的本地振荡器信号混频，以将RF电流信号下变频到中频用于进一步解调。

下变频的IF输出电流信号由放大器204转换成电压。放大器204的非反相输入连接到混频器210的第一输出和混频器208的第一输出，以及放大器204连接到混频器210的第二输出和混频器208的第二输出。如上所述，混频器208在高频带模式期间操作，而混频器210在低频带模式期间操作。因为根据RF输入信号的频带，仅一个混频器208和210可以工作，所以混频器208和210的输出可以连接在一起，如图2B所示。此外，如图2B所示，阻抗203在放大器204的反相输出和非反相输入之间提供低通滤波，并且阻抗205在非反相输出和放大器204的反相输入之间提供低通滤波。因此，具有阻抗203和205的放大器204分别在放大器204的反相和非反相输出节点提供缓冲的IF输出信号IFoutp和IFoutm。IF输出信号IFoutp和IFoutm可以被滤波以去除特定IF频带之外的频率。另外，可以在此阶段使用电容器201和207来实现低通滤波。电容器201和207可以去除与本地振荡器频率相关的频率分量。在某些应用中，电容器201和207可以具有在约10pF和20pF范围内的电容。

图2C是用于图2B的分离式共源共栅晶体管LNTA 102'的栅极偏压产生器电路270的示意图。如上面关于图2B所讨论的，PFET 226，PFET 228，NFET 234和NFET 236形成图2A的第一选择电路101的实施例；并且PFET230，PFET 232，NFET 238和NFET 240形成图2A的第二选择电路103的实施例。同样如上所述，栅极电压Vgp1至Vgp4和Vgn1至Vgn4可以基于指示高频带模式或低频带模式的控制信号。在图2C中，栅极偏置产生器电路270提供为LNTA 102'的选择电路提供这种偏置电压的说明性电路。

在图2C中，PFET 226的栅极和PFET 228的栅极都连接到放大器272的输出，使得放大器272提供偏置电压Vgp1和Vgp2。在该方案中，未示出标签Vgp1和Vgp2，因为栅极都连接在一起，因此表示大致相同的电势。类似地，PFET 230的栅极和PFET 232的栅极都连接到放大器282的输出，使得放大器282提供偏置电压Vgp3和Vgp4。标记Vgp3和Vgp4也未示出，因为它们表示近似相同的电位。同样如图所示，放大器272的反相输入接收参考电压Vpref1，并且放大器282的反相输入接收参考电压Vpref2。放大器272的非反相输入端连接到开关274的第一端子和开关276的第一端子；并且放大器282的非反相输入端连接到开关280的第一端子和开关278的第一端子。开关274的第二端子连接到PFET 226的漏极，并且第二端子开关276连接到PFET 228的漏极。类似地，开关280的第二端子连接到PFET 232的漏极，并且开关278的第二端子连接到PFET 230的漏极。

如上面关于图2B所描述的，取决于与RF电压输入信号RFinp和RFinm的频带相关的操作模式，在节点Vxp和Vxm处对电流路径进行分割。在高频带模式中，选择电流路径，使得PFET 226和NFET 234被偏置，以允许节点Vxp处的RF电流输入信号通过图2B的电容器212耦合。同时，PFET232和NFET240可以被偏置，以允许节点Vxm处的RF电流输入信号通过图2B的电容器218耦合。NFET 234和NFET 236可以进一步用作用于节点Vxp处的RF电流输入信号的多路复用器，而NFET 238和NFET240用作用于节点Vxm处的RF电流输入信号的多路复用器。

在高频带模式中，开关274和开关280可以闭合，并且开关276和开关278可以断开。这允许放大器272对PFET 226和放大器282进行伺服偏置以对PFET 232进行伺服偏置。此外，在高带模式中，栅极偏置Vgn1和Vgn4可以具有较高的电压，而栅极偏置Vgn2和Vgn3可以具有较低的电压值。在低频带模式中，开关274和开关280可以断开，并且开关276和开关278可以闭合。这允许放大器272对PFET 228和放大器282进行伺服偏置以对PFET 230进行伺服偏置。同样在低带模式下，栅极偏置Vgn1和Vgn4可以具有较低的电压值，而栅极偏置Vgn2和Vgn3可以具有较高的电压值。

虽然图2C的实施例示出放大器272和282与理想开关连接，但是可以理解，理想开关可以用NFET和/或PFET器件来实现。在一些其它实施例中，可以使用电阻分压器或诸如带隙基准的其他电路方法来提供参考电压Vrfp1和Vrfp2。此外，可以通过设计使参考电压Vrfp1和Vrfp2相等。

此外，高频带模式和低频带模式可以取决于特定应用。例如，考虑169MHz至960MHz频带应用的示例，可以为868MHz和900MHz频带中的RF输入定义高频带模式，并且可以为169MHz中的RF输入定义低频带模式和433MHz频带。根据某些实施例，本文所讨论的任何接收器可以具有至少为4的高频带到低频带频率比。在这些实施例的一些中，接收器可以具有至少5的高频带到低频带频率比，例如当高频带对应于960MHz而低频带对应于169MHz时为约5.7。参考图2B和2C，在高频带模式中，NFET234和PFET 226被启用作为共源共栅以在节点Vxp处通过电容器212耦合RF电流信号，并在输入端口RF1inp处耦合到混频器208。同时，NFET 236关断。此外，在高频带模式中，NFET 240和PFET 232被启用为共源共栅以将节点Vxm处的RF电流信号通过电容器218耦合到输入端口RF1inm处的混频器208。同时，NFET 238关闭。以这种方式，868MHz和900MHz频带中的RF信号与由寄生电容器222和224表示的较大寄生电容隔离。相反，它们通过具有由寄生电容器220和226表示的较低寄生电容的路径耦合。

在低频带模式中，具有PFET 228的NFET 236被启用为共源共栅以将节点Vxp处的RF电流信号通过电容器214耦合到输入端口RF2inp处的混频器210。同时，NFET 234截止。此外，在低频带模式中，NFET 238和PFET 230被启用为共源共栅以将节点Vxm处的RF输入信号通过电容器216耦合到输入端口RF2inm处的混频器210。同时，NFET240关断。以这种方式，169MHz和433MHz带中的RF信号通过AC耦合电容器214和216耦合到相应的混频器，AC电容器214和216设计成提供足够的电容以传递最低频带(即169MHz带)中的RF信号。同样如上所述，在高频带模式中，混频器208被启用，而混频器210未被启用，并且在低频带模式中，混频器208不被启用，而混频器210被启用。

虽然NFET 254,256,234,236,238和240以及PFET 246,252,226,228,230和232在图2B和2C中被示出为单独的晶体管，但是这些晶体管中的任何一个都可以可在使用用于匹配和减小寄生电容的布局技术的集成电路中实现。例如，实现NFET和PFET晶体管的一种方法是使用单位大小NFET和PFET器件的二进制加权阵列，以允许实现增益控制。通过在节点Vxp和Vxm处分割RF路径电流，通过NFET 254和256以及PFET 246和252的缩放实现的增益控制可以被实现用于高频带和低频带信号路径。

图2D是根据另一实施例的包括分离共源共栅低噪声跨导放大器(LNTA)102”的接收器架构200”的一部分的示意图。图2D的分离共源共栅LNTA 102”类似于图2B的分离共源共栅LNTA 102'，除了放大电路省略包括PFET、对应的耦合电容器和对应的电流源的交叉耦合的共栅极配置。此外，信道滤波器108使用被配置为具有分流电阻器202和206的跨阻抗放大器的放大器204。在图2D中，分流电阻器202和分流电阻器206分别是图2B的阻抗203和205的说明性示例。分流电阻器202可以放大电流信号MIXop以提供IFoutp，并且分流电阻器206可以放大电流信号MIXom以提供IFoutm。此外，可以使用诸如图2B的电容器201和207(图2D中未示出)的电容器在该阶段实现低通滤波。

分离共源共栅晶体管LNTA 102“的操作类似于如上所述的图2B的分离共源共栅晶体管LNTA 102'的操作。

图3是根据另一实施例的包括分离共源共栅低噪声跨导放大器(LNTA)102”'的接收器架构300的示意图。图3是显示在RF输入引脚处的分离的替代拓扑。LNTA 102”'包括具有与不同选择电路相关联的单独的交叉耦合的放大晶体管的放大电路。与图2B的LNTA 102'相比，LNTA 102”'使用大约两倍数量的组件。LNTA 102”'的放大电路包括具有NFET 318，NFET 320，PFET 314，PFET 316，电容器310，电容器312，电容器324，电容器326，电容器322的第一部分，电容器328和电流源306,308,330和332。第一部分的连接和操作类似于如上所述的图2B的分离共源共栅晶体管LNTA 102'的放大电路的连接和操作。LNTA 300的放大电路还包括具有NFET 348，NFET 350，PFET 344，PFET 346，电容器340，电容器342，电容器354，电容器356，电容器352，电容器358和电流源366,338,360和362。第二部分的连接和操作也类似于如上所述的图2B的分离共源共栅晶体管LNTA 102'的放大电路的连接和操作。此外，第一部分的装置和操作可以等同于第二部分的装置和操作，以提供差分对称性。

图3的LNTA 300的操作类似于图2B的分离共源共栅晶体管LNTA102'的操作，除了现在图2B的节点Vxp和节点Vxm已经被分成具有分离的电路元件的两个独立的分支。如图3所示，存在与RF输入电压RFinp相关联的两个共源共栅分支，一个来自NFET 348的漏极，一个分别来自NFET 318的漏极到NFET 335的源极和NFET 333的源极。PFET 226，PFET 228，NFET 333和NFET 335实现图2A的第一选择电路101的实施例。LNTA 102”'的选择电路的操作类似于图2B的分离共源共栅LNTA 102'的选择电路的操作，除了NFET 333的源极和NFET 335的源极不连接。相反，这些源被拆分为独立分支的一部分。此外，存在两个共源共栅分支，一个分别来自NFET 350的漏极和一个分别来自NFET 320的漏极到NFET339的源极和NFET 337的源极。PFET 230，PFET 232，NFET 337和NFET339实现图2A的第二选择电路103的实施例。LNTA 102”'的相应选择电路的操作也类似于图2B的分离共源共栅LNTA 102'的选择电路的操作，除了NFET 337的源极和NFET 339的源极不连接。相反，这些源被拆分为独立分支的一部分。

图3还示出了振荡器OSC 112和LO路由块110。振荡器112和LO路由块110可以实现这里讨论的这种块的任何合适的特征。

如上所述，每个独立分支可以与单独的混频器相关联。驱动单独混频器的一种方式是产生50％，25％或12.5％占空比LO输出信号。在一些实例中，一个混频器可能需要从大于1的LO信号的奇数除法导出的信号。例如，在除5模式中，除法器的输出信号可具有不是50％的占空比，例如40％占空比或60％占空比。因此，可能期望提供用于补偿用于由奇分割模式分频的LO信号的占空比的路径，使得可以生成具有50％占空比的信号。一种解决方案可以是将LO路径拆分为单独使能的高频带路径和低频带路径，如下面从图4A开始进一步描述的。

图4A是根据实施例的在振荡器112与不同混频器之间具有分离的本地振荡器路径的接收器系统400的示意性框图。分离本地振荡器路径可以为混频器208和210提供I和Q正交信号。所示的接收器系统400包括振荡器(OSC)112，高频带路径111，低频带路径113，混频器208和当接收器系统400处于高带模式时，高频带路径111被启用。当接收器系统400处于低带模式时，低频带路径113被使能。在高频带模式中，来自本地振荡器的经处理的信号被提供给混频器208，从而启用混频器208。当使能时，混频器208混合在输入端口RF1inp和RF1inm处接收的较高频带的RF信号。在低频带模式中，来自本地振荡器的经处理的信号被提供给混频器210，从而启用混频器210。当使能时，混频器210混合在输入端口RF2inp和RF2inm处接收的较低频带的RF信号。较低频带低于高频带。如结合图2A-2D和图3所讨论的，混频器208的第一和第二输出与混频器210的第一和第二输出连接。仅这些混频器中的一个，混频器208或混频器210，每次启用。可以根据指示接收器系统400的操作模式的信号(诸如指示接收器系统400处于高频带模式或低频带模式的信号)来选择性地启用混频器208和210。混频器208和210的第一输出提供下变频中频输出信号IFoutp，混频器208和210的第二输出提供下变频中频输出信号IFoutm。中频信号IFoutp和IFoutm可以是差分信号。

具有分离的高频带和低频带路径111和113可以有利地相对于具有从振荡器112到混频器208和210的公共信号路径降低总功率消耗并提高转换增益。在特定示例中，接收器系统400可以具有从约169MHz到约960MHz的操作频带，并且混频器208和210可以从LO路径接收25％的占空比LO信号，以提高通过混频器的转换增益。在一些情况下，正交信号可以从连接为反转触发器的锁存器的级联产生，然后组合逻辑可以产生25％占空比LO路径输出。在上述示例中，当RF输入信号处于与以169MHz为中心的频带相关联的低频带模式时，来自振荡器112的LO输出信号可以被路由通过低频带路径113并由其处理。低频带路径113可以将振荡器112的输出信号频率除以诸如5的正奇整数除数。除以大于1的正奇数除数可以使得除法信号具有不等于50％的占空比。然而，可能期望使用具有50％占空比的信号作为用于产生I和Q正交振荡器信号的输入，使得I和Q正交信号可以具有与50％成比例的占空比。例如，可能希望具有I和Q正交信号，每个正交信号具有四分之一或25％的占空比。因此，低频带路径113可以将振荡器112的输出的频率除以正的奇整数除数，以将振荡器112的输出信号转换为期望的频率，然后将分频的信号的占空比校正为50％。此外，相对于在振荡器112和混频器208和210之间具有单个路径的类似接收器系统，低频带路径113可以使接收器系统400能够以改善的阻塞和噪声性能进行操作。

在高频带模式中，例如当RF输入信号在960MHz频带中时，高频带路径111被启用，并且振荡器112的输出被路由通过并由高频带路径111处理。高频带路径111可以将振荡器112的输出除以正的偶整数除数，以便为混频器208生成I和Q正交信号。当除数为偶数时，高频带路径111的功能性可以比低频带路径113。高频带路径111可以使用相对更简单的电路来生成具有与一半成比例的占空比的I和Q正交信号，因为分频频率由偶数除数更自然地导致生成具有50％占空比的信号。或者或另外，如图所示的高频带路径111可以处理振荡器112的输出，而不用频率分割振荡器112的输出。

有利地，通过将LO路径分别分离为分别启用的高频带路径111和低频带路径113，可以相对于单个LO路径实现与高带LO路径相关联的寄生效应的减小。这又可以通过放宽高速缓冲规范来减少负载和降低功耗。另外，具有低频带路径113和高频带路径111可以允许可以减少LNTA/混频器接口寄生效应的物理布局。

图4B是根据另一实施例的在振荡器112与不同混频器之间具有分离的本地振荡器路径的接收器系统400'的示意性框图。接收器系统400'类似于图4A的接收器系统400，除了接收器400'包括I信道混频器401和Q信道混频器403以代替图4A的混频器210，并且接收器400'包括I信道混频器405和Q信道混频器407代替图4A的混频器208。

如图4B所示，高频带路径111向I信道混频器405和Q信道混频器407的输入提供本地振荡器信号，用于与RF输入信号RF1in混频，并且低频带路径113向I通道混频器401和Q通道混频器403的输入端提供本地振荡器信号，用于与RF输入信号RF2in混频。I信道混频器401的输出和I信道混频器405的输出彼此电连接，以提供中间I信道频率信号IF_I_out，Q信道混频器403的输出和Q信道混频器403的输出。通道混频器407彼此电连接以提供中间Q通道频率信号IF_Q_out。

图4C是根据本文的教导的具有分离本地振荡器路径的接收器系统400”的示意性框图。所示的接收器系统400”包括振荡器112，LNTA 102，I信道混频器401和405，Q信道混频器403和407，信道滤波器420和422，振荡器112和混频器401和403以及振荡器112与混频器405和407之间的高频带路径。接收器系统400”的低频带路径包括RF缓冲器412，RF分频器410，占空比校正(DCC)电路409和IQ正交产生电路402。该低频带路径是图4A的低频带路径113的说明性实施例。接收器系统400”的高频带路径包括RF缓冲器414和IQ正交产生模块404。该高频带路径是图4A的高频带路径111的说明性实施例。

可以通过低带使能信号en_lowband来启用低频带路径。如图4C所示，RF缓冲器412，RF分频器410，DCC电路409和IQ正交产生电路402各自具有接收低频带使能信号en_lowband以使能这些电路的使能输入端口。

在低频带路径中，RF缓冲器412被配置为接收振荡器112的输出，并且RF缓冲器412的输出VCO_buffL被连接到RF分频器410的输入。振荡器112可以是任何合适的压控振荡器或被配置为生成振荡器信号的任何其它合适的电路。在图4C中，振荡器112由压控振荡器实现并提供输出VCO。图4C的LO输出VCO具有正弦波形。RF缓冲器412被配置为接收正弦LO输出VCO并提供方波作为输出VCO_buffL。RF缓冲器412由低带使能信号en_lowband使能。可以以相互排斥的方式使能低频带路径的RF缓冲器412和高频带路径414的RF缓冲器。

RF分频器410可以对LO输出VCO的频率进行分频。分频比可以选择。例如，在某些实现中，分割比可以选择为2,4或5。在除5模式(或在除以大于1的正奇整数除数的另一模式中)，相对低功率RF分频器410可产生非50％占空比输出。例如，如将参考图4D所讨论的，RF除法器410的输出在除5模式中可以具有40％的占空比。

RF分频器410的输出连接到DCC电路409的输入。为了产生具有25％占空比的精确输出，可能有利的是为IQ正交产生电路402提供具有50％占空比的输入。否则，来自IQ正交产生电路402的较低相位精度可导致接收器系统400”中的劣化图像衰减。DCC电路409可以从具有非50％占空比(例如，40％占空比)的RF分频器410接收输出RFdiv_out，并提供具有50％占空比的输出DCC_out。可以使用由数字电路实现的相对简单的组合逻辑来实现占空比的这种调整。DCC电路409还可以包括触发器或其他状态元件，以基于振荡器112的输出VCO重新计时输出DCC_out。例如，可以使用输出VCO_buffL来实现输出DCC_out的这种重新定时该重新定时可以实现相对良好的相位噪声性能，这可以导致接收器系统400”中期望的RF阻塞性能。重新定时可以减少或消除由RF分频器410在其输出信号RFdiv_out上引入的相位噪声。

DCC电路409的输出连接到IQ正交产生电路402的输入。IQ正交产生电路402可接收具有50％占空比的输入，并提供4个输出信号，每个输出信号具有25％占空比周期。这样的输出可以是基本上不重叠的。本文讨论的正交产生电路可以称为25％占空比发生器或25％占空比电路。IQ正交产生电路402是占空比减小电路的说明性示例，其可以接收具有50％占空比的输入并且通过正偶数除数来减小占空比。作为另一示例，占空比降低电路可以接收具有50％占空比的输入，并提供各自具有12.5％占空比的输出。尽管本文讨论的实施例涉及正交产生电路，但是可以实现任何合适的占空比减小电路来代替这种正交产生电路和/或根据本文讨论的原理和优点。在图5中示出了IQ正交产生电路402的说明性示例。将结合图5讨论IQ正交产生电路402的更多细节。

在高频带路径中，RF缓冲器414的输出VCO_buffH连接到IQ正交产生电路404的输入。在接收器系统400”中，RF缓冲器414被配置为接收正弦LO输出VCO并提供方波作为输出VCO_buffH。如图4C所示，RF缓冲器414和IQ正交产生电路404各自具有接收高使能频带信号en_hiband的使能输入端口。一次只能断言高频带使能信号en_hiband或低频带使能信号en_lowband中的一个。因此，当高频带路径或低频带路径中的一个被使能时，这些路径中的另一个可以被禁用。

所示的接收器系统40”包括分别实现接收器系统400”的I和Q正交分量混频器的I信道混频器401和Q信道混频器403。图4A的混频器210可以对应于混频器401或403中的一个。将理解，参考图4A，LTNA实施例和本文讨论的其他公开讨论的原理和优点可以在IQ接收器中实现。接收器系统400”还包括分别实现I和Q正交分量混频器的I信道混频器405和Q信道混频器407。同样如图4C所示，接收器系统400”包括I信道滤波器420和Q信道滤波器422。

接收器系统400”包括将RF电压输入信号RFinp和RFinm转换为在LNTA 102的第一输出和第二输出处提供的差分RF电流信号的LNTA 102。图4C的LTNA 102可以实现原理和优点。如图4C所示，LNTA 102的第一输出连接到I信道混频器401的输入和Q信道混频器403的输入，并且LNTA 102的第二输出连接到I通道混频器405和Q通道混频器407的输入。在某些实施例中(类似于图7所示的实施例)，LNTA 102可以包括到每个混频器401,403的多个输出。其中多个输出每个对应于LNTA 102和相应的耦合电容器的单独电流路径，例如，如上文结合某些实施例所讨论的。

RF电压输入信号RFinp和RFinm是低频带的信号时，接收器系统400”在低频带模式中操作。在低频带模式期间，en_lowband信号被断言以启用低频带路径，并且en_hiband信号被断言以禁用(不启用)高频带路径。在图4C中，来自LNTA 102的第一和第二输出的RF电流信号被路由到混频器401,403,405和407。然而，在低频带模式期间只有混频器401和403是有效的。如下面将讨论的，混频器401和403可以在低频带模式期间的不同时间有效。通过设计，混频器405和407不应加载或降低低频带路径的性能。

将振荡器112的输出提供给RF缓冲器412，RF缓冲器412被配置为放大并向RF分频器410提供缓冲的VCO信号VCO_buffL。RF分频器410可以将缓冲的VCO信号VCO_buffL的频率除以分频比，其可以是诸如5的奇数除数，并且可以将分频器输出RFdiv_out提供给DCC电路409。RF分频器410可以具有可调节的分频比。在某些实施例中，RF分频器410可以在频率上在一个状态中将其输入除以大于一的正奇数除数，并且在另一状态中将其输入在频率上除以正的偶数除数。当RF分频器410将其输入在频率上除以正的偶数除数时，根据某些实施例，RF分频器可以向正交产生电路402提供分频器输出RFdiv_out以旁路DCC电路409。

以奇数除数(例如5)除法可导致除法器输出RFdiv_out的占空比不等于50％。DCC电路409可以校正分频器输出RFdiv_out的占空比，并提供具有50％或约50％的占空比的占空比校正输出DCC_out。占空比校正输出DCC_out由IQ正交产生电路402接收，其可以为混频器401和混频器403产生低频带正交LO信号LO_0L，LO_90L，LO_180L和LO_270L。低频带正交LO信号LO_0L，LO_90L，LO_180L和LO_270L可以具有25％的占空比，并且提供用于在LNTA102的第一和第二输出处与RF电流信号混频的适当频率。混频器401的输出和混频器403的输出连接到I信道滤波器420和Q信道滤波器422。

当RF电压输入信号RFinp和RFinm是具有比低频带更高的频率的高频带的信号时，接收器系统400”以高频带模式操作。在高频带模式期间，高频带使能信号en_hiband启用高频带路径，而低频带启用信号en_lowband禁用(不启用)低频带路径。来自LNTA 102的第一和第二输出的RF电流信号被路由到混频器401,403,405和407。然而，在高频带模式期间只有混频器405和407是有效的。如下面将讨论的，混频器405和407可以在高频带模式期间的不同时间是有效的。通过设计，混频器401和403不应加载或降低高频带路径的性能。

振荡器112的输出VCO被提供给RF缓冲器414，RF缓冲器414被配置为放大并向IQ正交产生电路404提供缓冲的VCO信号VCO_buffH。IQ正交产生电路404可产生高频带正交信号LO_0H，LO_90H，LO_180H和LO_270H。高频带正交信号LO_0H，LO_90H，LO_180H和LO_270H每个可以具有25％的占空比，并且提供适当的频率用于在第一时间与RF电流信号混频和LNTA 102的第二输出。混频器405的输出和混频器407的输出分别连接到I信道滤波器420和Q信道滤波器422。

图4D示出了在低带模式期间图4C的接收器系统400”在低频带路径中的信号波形。RF缓冲器412的输出波形标记为VCO_buffL。RF缓冲器412的输出VCO_buffL是振荡器112的输出VCO的平方版本。参考图4C，图4D中所示的波形对应于当RF输入信号RFinp和RFinm是低频带时低带使能信号en_lowband启用RF缓冲器412，RF分频器410，DCC电路409和IQ正交产生电路402。如图4D所示，RF分频器410可以将输出VCO_buffL的频率从RF缓冲器412乘以奇数除数(例如，图5中的5)，如分频器输出RFdiv_out的波形所示。如图4D所示，分频器输出RFdiv_out可以具有40％的占空比。更一般地，使用相对低功率的RF分频器410来实现奇数除法可以导致具有非50％占空比的分频器输出RFdiv_out。

分频器输出RFdiv_out然后由RF分频器410提供给DCC电路409。DCC电路409可以调节分频器输出RFdiv_out的占空比，并提供具有期望的50％占空比的占空比校正输出DCC_out。然后将占空比校正的输出DCC_out施加到IQ正交产生电路402，在那里它被进一步划分以产生信号QUADGEN_IL和信号QUADGEN_QL(图4C中未示出)。可以分解信号QUADGEN_IL和信号QUADGEN_QL以提供具有如图所示的25％占空比的低频带正交信号LO_0L，LO_90L，LO_180L和LO_270L。虽然图4C的实施例示出混频器401和403接收低频带正交信号LO_0L，LO_90L，LO_180L和LO_270L，但是其他配置也是可能的。例如，混频器401和403可以替代地被配置为使用振荡器信号，例如具有50％占空比的振荡器信号或QUADGEN_IL和QUADGEN_QL信号，或者通过除以大于2的正偶数整数除数导出的信号。在图4D中，以“L”结束的信号可以表示这些是用于低频带路径而不是高频带路径的信号。取决于期望的实现，这样的信号可以是有效高或有效低信号。

图4E示出当高频带路径被使能时在高频带路径中的图4C的接收器系统400“的信号波形。来自RF缓冲器414的输出VCO_buffH被示为顶部波形。图4E中所示的波形对应于当RF输入信号RFinp和RFinm是高频带时，使得en_hiband信号启用RF缓冲器414和IQ正交产生电路404。在图4C所示的实施例中，VCO_buffH直接从RF缓冲器414提供到IQ正交产生电路404，其产生信号QUADGEN_IH和信号QUADGEN_QH(图4C中未示出)。从QUADGEN_IH和QUADGEN_QH信号产生具有25％占空比的高频带正交信号LO_0H，LO_90H，LO_180H和LO_270H。尽管图4C的实施例示出了混频器405和407接收高频带正交信号LO_0H，LO_90H，LO_180H和LO_270H，但是其他配置也是可能的。例如，混频器405和407可以替代地被配置为使用振荡器信号，例如具有50％占空比的振荡器信号或QUADGEN_IH和QUADGEN_QH信号，或者通过除以大于2的正偶数整数除数导出的信号。在图4E中，以“H”结束的信号可以表示这些是用于高频带路径而不是低频带路径的信号。取决于期望的实现，这样的信号可以是有效高或有效低信号。

图5是根据实施例的用于产生混频器的本地振荡器正交相位的IQ正交产生电路402的示意图。还可以使用参考图5讨论的原理和优点来实现IQ正交产生电路404。IQ正交产生电路402包括锁存器510，锁存器512，与门506，与门508，与门514，AND门516，电容器502，电容器504，电容器514和电容器516。锁存器510接收时钟信号in_p，并且锁存器512接收时钟信号in_m。锁存器510和512的输入可以对应于用于IQ正交产生电路402的DCC电路409的输出。在IQ正交产生电路404中，锁存器的输入可以对应于RF缓冲器414的输出VCO_buffH在图5中，锁存器510和512以分频模式布置，其中它们的输出具有其输入的一半的频率。当连接时，锁存器510提供输出QUADGEN_I和QUADGEN_IB，它们是彼此的逻辑互补。锁存器512提供输出QUADGEN_Q和QUADGEN_QB，它们是彼此的逻辑补码。如图5所示，与门506,508,514和516解码QUADGEN_I，QUADGEN_IB，QUADGEN_Q和QUADGEN_QB信号，以在锁存器的输入端产生25％占空比信号LO_O，LO_90，LO_180和LO_270 510和512具有50％的占空比。更一般地，输出LO_O，LO_90，LO_180和LO_270可以具有占输入in_p和in_m的占空比的一半的占空比。还如图所示，电容器502,504,514和516可以分别在AND门506,508,514和516的输出处提供滤波和耦合。

图6是根据实施例的IQ混频器600和对应的信道滤波器的示意图。混频器600可以结合本文所讨论的任何LTNA和/或本文所讨论的任何LO路径来实现。例如，IQ混频器600可以对应于图4C的混频器401和403或图4C的混频器405和407。所示的IQ混频器600是无源混频器。如图6所示，IQ混频器包括多个场效应晶体管，包括NFET 602，NFET 606，NFET608，NFET 610，NFET 612，NFET 616，NFET 618和NFET 620。NFET602,606,608和610可以对应于图4C的混频器401。NFET 612,616,618和620可以对应于图4C的混频器403。IQ混频器600的I路径输出可以由I信道滤波器420滤波，并且IQ混频器600的Q输出可以由Q信道滤波器422滤波。

如关于图4C所讨论的，混频器401,403,405和407使用来自对应于图6的LO_0，LO_90，LO_180和LO_270的低频带路径或高频带路径的信号，以将RF输入信号RFinp和RFinm转换为具有I和Q正交分量的IF信号。IQ混频器600可以具有4个相位，即相位0至3，并且LO信号LO_0，LO_90，LO_180和LO_270可以是不重叠的，如图6的波形所示。这些LO信号可以由IQ正交生成电路，例如图5的IQ正交产生电路402。对于如图4D，4D或6的波形所示的非重叠LO信号，只有连接到每个输入RFinp和RFinm的一个场效应晶体管在每相。因此，每次只有从每个输入RFinp和RFinm到各自的一个路径是ON。相对于具有重叠LO信号的某些实施方案，这应当导致增益约3dB的改善。

图7是根据本文的教导的具有包括单独的电流路径和LO路由的LNTA的接收器架构700的系统图，其包括分离的本地振荡器信号路径。如图7所示，可以组合图2A和图4A的实施例的特征。更一般地，本文讨论的LNTA的任何原理和优点可以结合本文讨论的LO路径的任何原理和优点来实现。

图7的接收器架构700包括放大电路105，第一选择电路101，第二选择电路103，电容器212，电容器214，电容器216，电容器218，振荡器112，高频带路径111，低频带路径113，混频器208和混频器210。这样的特征可以结合I路径和Q路径来实现。接收器架构700的操作和连接可以类似于上述组合在一起的实施例。放大电路105可以将RF电压输入信号RFinp和RFinm转换为RF电流信号。当RF电压输入信号是指示高频带模式的高频带时，第一选择电路101和第二选择电路103可以分别通过电容器212和电容器218耦合来自放大电路105的RF电流信号当RF电压输入信号具有低于高频带并指示低频带模式的低频带时，第一选择电路101和第二选择电路103可以将RF电流信号耦合到混频器208。从放大电路105分别通过电容器214和电容器216到达混频器210。

来自振荡器112的本地振荡器输出信号在高频带模式中通过高频带路径111被启用，以便允许占空比调整到由奇数除数所除的LO信号频率。占空比调整可有利地提供具有50％占空比的输出，其可用于产生具有与用于混频器208的占空比调整电路输出的一半成比例的占空比的I和Q正交混频器信号。来自振荡器112的振荡器信号通过低频带路径模块113在低频带模式中被启用，以通过较少的处理电路被提供给混频器210。

应用

采用任何上述跨导放大器和/或LO路径的器件可以实现在各种电子器件中。电子设备的示例可以包括但不限于消费电子产品，消费电子产品的部件(例如封装的电子部件，物联网(IOT)应用中的电子部件，电子测试设备，蜂窝通信基础设施等)。电子设备的示例还可以包括光网络或其他通信网络的电路。消费电子产品可以包括但不限于无线计量设备(例如，无线气体计量，无线水计量，无线电计量)，无线传感器节点，诸如智能电话的蜂窝电话，便携式计算设备，膝上型计算机，包括台式计算机或服务器的计算系统，可穿戴计算设备(例如，智能手表)，诸如汽车电子系统的车载电子系统，摄像机，相机，数码相机，便携式存储器芯片，洗衣机，干衣机，洗衣机/干衣机，复印机，传真机，扫描仪，多功能外围设备等。此外，电子设备可以包括未完成的产品，包括用于工业，医疗和汽车应用的产品。

除非上下文明确要求，否则在整个说明书和权利要求书中，词语“包括”，“包括”等应被解释为包含的意思，而不是排他的或穷举的意义；也就是说，在“包括但不限于”的意义上。如这里一般使用的词语“耦合”是指两个或更多个元件，其可以直接连接或通过一个或多个中间元件。同样，如本文中通常使用的词语“连接”是指可以直接连接或通过一个或多个中间元件连接的两个或更多个元件。另外，当在本申请中使用时，词语“本文”，“上方”，“下方”和类似含义的词语应当是指本申请的整体，而不是本申请的任何特定部分。在上下文允许的情况下，在上面的使用单数或复数的某些实施例的具体实施方式中的单词也可以分别包括复数或单数。关于两个或更多个项目的列表的词语“或”，该词语涵盖该词语的所有以下解释：列表中的任何项目，列表中的所有项目，以及项目的任何组合在列表中。

此外，本文中使用的条件语言，诸如“可以”，“可能”，“可能”，“可以”，“例如”“例如”，“诸如”等等之类的除其他之外，特定地另外说明或在所使用的上下文中以其他方式理解，通常旨在表达某些实施例包括某些特征，元件和/或状态，而其他实施例不包括某些特征，元件和/或状态。因此，这种条件语言通常不旨在暗示特征，元件和/或状态以任何方式对于一个或多个是必需的。

虽然已经根据某些实施例描述了本发明，但是本领域普通技术人员显而易见的其它实施例(包括不提供本文所阐述的所有特征和优点的实施例)也在本发明的范围内。此外，上述各种实施例可以组合以提供另外的实施例。另外，在一个实施例的上下文中示出的某些特征也可以并入到其他实施例中。因此，本发明的范围通过参考所附权利要求来限定。