1.一种数字图像数据格式转换电路，其特征在于，包括依次相连接的双端口RAM(1)、时序控制电路(3)和地址译码电路(2)，所述地址译码电路(2)还与双端口RAM(1)相连接；所述双端口RAM(1)的另一端用于与数据源(4)相连接，所述时序控制电路(3)用于与薄膜电阻阵驱动系统(5)相连接；
该数字图像数据格式转换电路通过双端口RAM(1)接收数据源(4)的数据，进行缓冲保存，并在时序控制电路(3)和地址译码电路(2)的控制下，最终向薄膜电阻阵驱动系统(5)输出驱动薄膜电阻阵正常显示所需排布顺序的数据；
所述双端口RAM(1)用于接收数据源(4)的数据，进行缓冲保存，并接收地址译码电路(2)和时序控制电路(3)发出的信号；
所述时序控制电路(3)用于向地址译码电路(2)传输地址索引信号，还用于向双端口RAM(1)中传输数据读出控制信号，并按照所需的排布方式读取双端口RAM(1)中的数据；
所述地址译码电路(2)用于接收时序控制电路(3)发送的地址索引信号，产生驱动薄膜电阻阵正常显示所需的地址信号，并将地址信号传输给双端口RAM(1)。
2.按照权利要求1所述的一种数字图像数据格式转换电路，其特征在于，所述时序控制电路(3)和地址译码电路(2)协同分别向双端口RAM(1)中发出数据读出控制信号和地址信号为：对多列数据间，逐列连续读取，每一列数据中，间隔行读取。
3.按照权利要求2所述的一种数字图像数据格式转换电路，其特征在于， 每一列数据中，间隔行数为8n，其中n为1或2。
4.按照权利要求1、2或3所述的一种数字图像数据格式转换电路，其特征在于，所述时序控制电路(3)和地址译码电路(2)由一个FPGA芯片组成。